動的タイム・ボローイングを可能にするクロッキング方式

• Item type: Trans(1)
• 公開日: 2013-01-31
• タイトル: 動的タイム・ボローイングを可能にするクロッキング方式
• タイトル / 言語: en
• タイトル: A Clocking Scheme Enabling Dynamic Time Borrowing
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: [回路設計技術] クロッキング方式，入力ばらつき，実効遅延，タイミング・フォールト，Razor，二相ラッチ，タイム・ボローイング
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• 著者所属: 東京大学大学院情報理工学系研究科
• 著者所属: 東京大学大学院情報理工学系研究科
• 著者所属: 東京大学大学院情報理工学系研究科
• 著者所属: 名古屋大学大学院工学研究科
• 著者所属: 東京大学大学院情報理工学系研究科
• 著者所属: 東京大学大学院情報理工学系研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science and Technology, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science and Technology, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science and Technology, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Nagoya University
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science and Technology, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science and Technology, The University of Tokyo
• 著者名: 吉田, 宗史; 広畑, 壮一郎; 倉田, 成己; 塩谷, 亮太; 五島, 正裕; 坂井, 修一
• 著者名(英): Shuji, Yoshida; Soichiro, Hirohata; Naruki, Kurata; Ryota, Shioya; Masahiro, Goshima; Shuichi, Sakai
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 半導体プロセスの微細化にともなう素子遅延のばらつきの増加が，回路設計における大きな問題となりつつある．ばらつきが増大していくと，従来のワースト・ケースに基づいた設計手法は悲観的になりすぎる．この問題に対処するため，ワースト・ケースより実際に近い，実効的な遅延に基づいた動作を実現する手法が数多く提案されている．我々はこの中でも，動作時にばらつきに対処する動的な手法としてのタイミング・フォールト検出に着目し，これを二相ラッチのクロッキング方式に組み合わせることによって実現される，動的タイム・ボローイングを可能にするクロッキング方式を提案する．本手法によって，動作時にステージ間で回路遅延を融通し，実効遅延に近い速度で動作させることが可能になる．本稿では，提案手法を適用した簡単な回路を FPGA に実装し，従来手法との評価も行う．従来の単相 FF 方式と比べて最大 2 倍の動作周波数の向上を達成できる．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Recently, increasing random variation of elements, which is caused by reducing the size of semiconductors, has more influences on circuit design. As the random variation increases, a conventional circuit design based on worst-case estimation becomes too pessimistic. In order to cope with this variation problem, some techniques realizing operation based on effective delay, which is much smaller than worst-case estimation, are proposed. We propose a clocking scheme enabling dynamic time borrowing that is realized by means of applying dynamic timing-fault detection in two-phase latch scheme. Our clocking scheme can borrow time in action from neighboring stage and allow the accumulation of delay, which means no faults are reported until the accumulation of delay violates the constraint of timing-fault detection. In this paper, we apply our clocking scheme to a simple circuit and implement this circuit on FPGA and do system evaluation. Comparing with a conventional scheme using 1-phase flip-flops, evaluation shows that our clocking scheme can double the frequency.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11833852
• 書誌情報: 情報処理学会論文誌コンピューティングシステム（ACS）; 巻 6, 号 1, p. 1-16, 発行日 2013-01-31
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7829
• 出版者 / 言語: ja
• 出版者: 情報処理学会