

文 献 紹 介

A: 数 値 解 析
D: 回路および機器

B: プログラミング
E: オートマトン

C: 計 算 機 方 式
F: 応 用 そ の 他

A-20. Gauss-Laguerre の求積法による $\int_0^\infty x^\beta e^{-x} f(x) dx$ の計算用の表

P. Concus, D. Cassatt, G. Jaehning and E. Melby: Tables for The Evaluation of $\int_0^\infty x^\beta e^{-x} f(x) dx$ by Gauss Laguerre Quadrature [Mathematics of Computation, Vol. 17 No. 83, July 1963, pp. 245~256]

n -点の Gauss 求積公式により

$$\int_0^\infty x^\beta e^{-x} f(x) dx = \sum_{k=1}^n H_k f(a_k) + E_n$$

a_k ; Laguerre 多項式 $L_n^\beta(x)$ の k 番目の根
 H_k ; 重み係数

E_n ; truncation error

Laguerre 多項式を

$$L_n^\beta(x) = \sum_{m=0}^n \binom{n+\beta}{n-m} \frac{(-x)^m}{m!}$$

としたとき,

$$H_k = \frac{\Gamma(n+\beta+1)a_k}{n![(n+1)L_{n+1}^\beta(a_k)]^2} \quad (1)$$

または

$$H_k = \frac{\Gamma(n+\beta+1)}{n!a_k \left[\frac{d}{dx} L_{n+1}^\beta(a_k) \right]^2} \quad (2)$$

$$E_n = \frac{n!\Gamma(n+\beta+1)}{(2n)!} f^{(2n)}(\xi)$$

ここで, a_k , H_k の表を作る.

今までに, β , n の各整数値に対して種々の表が作られているが, ここに提出されている表は, U.S. Atomic Energy Commission の援助で行なわれたもので, a_k , H_k を $\beta = -\frac{1}{4}, -\frac{1}{2}, -\frac{3}{4}$ と $n=1(1)15$ について求めている.

$\beta = \frac{1}{2}$ のときには, 容易に Gauss-Hermite の求積法に適するように変形できるが, それ以上に精度のよい値が得られる.

その計算法において, Laguerre 多項式およびその導関数は, 次式を用いた.

$$L_{n+1}^\beta(x) = 1, \quad L_{n+2}^\beta(x) = 1 + \beta - x$$

$$L_{n+1}^\beta(x) = \frac{2n+\beta-x-1}{n} L_{n-1}^\beta(x) - \frac{n+\beta-1}{n} L_{n-2}^\beta(x) \quad n=2, 3, \dots$$

$$\frac{d}{dx} L_n^\beta(x) = \frac{1}{x} [nL_n^\beta(x) - (n+\beta)L_{n-1}^\beta(x)] \quad n=1, 2, \dots$$

この計算には, IBM 7090 が用いられ, a_k , H_k および double precision の計算, その input-output routine は SHARE library を用いている.

a_k は次式によって check した.

$$\sum_{k=1}^n a_k = n(n+\beta), \quad \prod_{k=1}^n a_k = \binom{n+\beta}{n} n!$$

H_k は(1),(2)の両者の計算結果を比較して check した. また $f(x)$ は Gauss の original table によって計算された. なお, 計算結果は表中のまるめられた値よりも少なくとも 1 術以上は計算されている.

(菅野良夫)

A-21. Gauss の格子点問題に関する実験

H.B. Keller, J.R. Swenson: Experiments on the Lattice Problem of Gauss [Mathematics of Computation, Vol. 17 No. 83, July 1963, pp. 223~230]

この実験は IBM 7090 を用いて, New York 大学の A.E.C. Computing and Applied Mathematics Center で行なわれたものである.

解析的数論で, 円内の格子点の数を数えることに関連のある未解決の問題がある. すなわち, $D(r)$ (半径 r の円) の中の格子点の数を $A(r)$ としたとき

$$E(r) \equiv A(r) - \pi r^2 = 0(r^\theta) \quad (1)$$

なる θ の最小値を求めるものである.

L.K. Hua や G.H. Hardy の証明から推測すると(1)は $\theta > 1/2$ に対して成立するようと思われる. このことを確かめるためにも実際に r の大きな値に対して $E(r)$ を求めようとする試みが, 最近独立に行なわれた. しかし今までのものは $r \leq 2,000$ や $r \geq 3,000$ では正しくなかった. そこでこの実験では $r = 259,750$ まで拡大した. その結果, $\theta < 13/20$ に対しても(1)は妥当であると提案している.


(定義)

$$K(r) = \left[\frac{r}{\sqrt{2}} \right], \quad L(r) = [r]$$

$K(r) + 1 \leq i \leq L(r)$ なる整数 i に対して

$$y_i(r) = \sqrt{r^2 - i^2}, \quad Y_i(r) = [y_i(r)]$$

を定義する。



第1図

いま $Q(r)$ を $\{(x, y) | x > 0, y > 0, x^2 + y^2 \leq r^2\}$ 内の格子点の数とすると第1図から

$$Q(r) = K^2(r) + 2 \sum_{i=K(r)+1}^{L(r)} Y_i(r)$$

$$\therefore A(r) = 4Q(r) + 4L(r) + 1$$

結局 ΣY_i を求めればよいが、algorithm そのは以下によった、

$J(r) = \{(x, y) | y > 0, K+1 \leq x \leq L, (x, y) \in D(r)\}$ とおくと、 $(i, j) \in J$ 、 $(i, j+1) \in J(r)$ ならば $Y_i(r) \in J(r)$ 、 $(i, j+1) \in J(r)$ であるから

$$Y_i(r) = \min\{j\} - 1$$

$$\text{ただし } R_{ij}^2 = i^2 + j^2, i = L, L-1, \dots, K+1$$

$R_{ij+1}^2 = R_{ij}^2 + 2j + 1, R_{i-1,j}^2 = R_{ij}^2 - 2i + 1$ を利用する。

これにより $r < 2^{18} = 2.6 \times 10^5$ に対して一様サンプリングを行ない、 $E(r), E(r)/\sqrt{r}, \ln|E(r)|/\ln r, \ln|E(r)|/\sqrt{r}|/\ln r, E(r)/\sqrt{r \ln r}$ を求め、その一部が示してある。しかし、この実験でも、サンプリングがあらすぎるし r の範囲が小さいため非常に有意義な結果は得られてないが、現在の計算機では、精度、時間などの点からこれ以上は期待できないだろう。

(菅野良夫)

B-22. 情報代数の基礎

R. Bosak (SDC): An Information Algebra
[Preprints: 16-th National Meeting ACM, Sept. 5~8, 1961, pp. 6 B-1-1~4]

ある種の事象 (entity) のある種の属性 (property) の値 (value) の集まりをデータという。一つの属性 [従業員番号] には、そのとりうる値の範囲 [00001~99999] がある。この範囲のなかに Ω (定義できず無意味) と θ (不明) とを含める。一つの事象 [ある従

業員レコード] は各属性 [番号、性別、給与] ごとに一つの値 [48,110, 男, ¥ 40,600] をとる。各属性のとりうる値のデカルト積を属性空間といいう。

属性空間の一部分を領域 (area) といいう。レコードを順序を考えないで集めたファイルは領域をなす。領域に対して定まる値 [総合計] を領域の関数といいう。

領域中の事象をある順序に並べたものを線 (line) といいい、その事象の数を線の項数 (span) といいう。線に対して定まる値 [順序検査、コントロール合計] を線の関数といいう。

ある値によって領域を分割したものを層 (glump) といいう。一つの層に属する事象はある属性に関して同じ関数值 [4万円台] を有する。

幾つかの領域から一つずつ事象をとりだすと線ができる。その線が意味をもつ (つまり線のある関数値が真である) ような線だけを集めたものを束 (bundle) といいう。たとえば二つのファイルから 1 件ずつレコードをとりだして組み合わせると項数 2 の線ができる。その組み合わせが意味をもつ、つまり表示項目が一致するようなものだけを集めると束 [新ファイル] ができる。

[紹介者注] これはのちに An Information Algebra: Phase I Report-Language Structure Group of the CODASYL Development Committee として採択され Comm. ACM 5-4, 1962 p. 190 に展開詳述された。それによればデータ処理言語の理論的根拠として近代代数学、点集合論に到達した。そして COBOL のように手続的なものではなく、データの関係の記述指定的な言語を採用したのである。

(西村怨彦)

B-23. Pushdown-Store 機械の応用

R. J. Evey: Application of Pushdown-Store Machines Proc. AFIPS, FJCC 1963, pp. 215~227]

現在、言語の理論の発展が、プログラミングまたは機械翻訳の実験者の側から望まれている。本論文は、自然言語、人工言語の生成、解析、翻訳の根底をなす理論について述べたものである。

内容はまず、pushdown-store 機械の定義から始まる。基本的な機械として有限状態機械を考え、それに pushdown-store を一つずつ附加していく。一つだけ附加したものは context-free 言語を含むものとして特徴づけられ、二つ附加したものは、Turing 機械と同値となる。Turing 機械と同値であることはあまりにも一般的過ぎることになり、結局、一つだけ附加したものが重要な役割を持つことになる。

そこで、Oettinger や Samelson-Baner によって

それぞれ提供されている context-free な人工言語が pushdown-store を一つだけ附加した機械によっていい直せることを簡単な例によって示している。また、自然言語では、英文がやはりこの機械で生成できるという Yngve の説を紹介している。

これらに使用されている機械はいずれも決定的なもの——機械の動作がその瞬間以前の過程で完全に決まる——である。一方、そうでない非決定的なものを考える。

久野により既に考案された多重通路文型解析機が、実は pushdown-store を一つだけ附加した非決定的機械に相当することは Chomsky 等によって示されている。しかしここでは、pushdown-store を必要に応じていつでも使うことにして、同時にすべての予想を処理する決定的な方式によつていい直している。

まとめいえば、pushdown-store 機械を抽象的に定義し、それによって既に知られている、一見ばらばらに存在しているいくつかの言語を統一的にいい直し得ることを示した論文である。 (五十嵐実子)

B-24. 大学 1 年生程度の積分を解かせるプログラム

J.R. Slagle: A Heuristic Program that Solves Symbolic Integration Problems in Freshman Calculus [J. ACM, Vol. 10, No. 4, Oct. 1963, pp. 507~520]

この論文は、大学の 1 年程度の不定積分および不定積分から求められる定積分、多重積分を求めるプログラムを、IBM 7090 を使用して作成した報告である。

ここで対象としている被積分函数は、多项式、三角函数、逆三角函数、対数函数、指数函数などの組み合わせからなる初等函数である。

積分は次の手続きで行なう。

a) 被積分函数が標準型（用意してある 26 種の一つに置き換えだけで一致するもの）かどうか調べ、一致すれば積分完了。

b) 標準型でないときは、積分の基本公式による変形 ($\int cg(v)dv = c \int g(v)dv$ などで 8 種用意してある) ができるかどうか調べる。

c) 基本公式による変形ができると、その結果が標準型であるか否かを調べる。

d) 標準型でなく、基本公式の適用もできない時に heuristic な変形を行なう。この変形として置換積分法、部分積分法などの方法が 10 種用意されている。

この変形の特徴は、積分を解くための正しい道すじかどうか、あらかじめわからないということである。

変形の際その問題の難易を被積分函数の形から測ってやさしい方を変形していくことにする。

この変形が終ると a) にもどる。

このプログラムで M.I.T. の 1 年期末試験問題 54 題のうち、52 題を 1 題平均 2 分で解かせることができた。
(吉村一馬)

D-25. ナノセカンド・コンピュータ・システムに対する光学論理素子の位置

J.T. Tippett: The Status of Optical Logic Elements for Nanosecond Computer Systems [Proc. Pacific Computer Conference, March 1963, pp. 47~53]

光学系あるいは光学-電子系はナノセカンド・オーダの超高速計算機の素子として非常に優れた特性を有している。計算機を構成するには信号の発生、伝送、検出および論理動作の手段が必要であるが、純粹に光学的なものには各種のオプティカル・ファイバ、レスホールド・トリガ・レーザ、レーザ・アンプ、レーザ・ノア・ゲートなどがあり、光学-電子系としては光放出半導体、光検出体があって、これらによりすべてを行なうことができる。この系を、現在の電気回路をそのまま高速化した場合と種々の面から比較してみる。まず光の速度は 10^{14} サイクルのオーダであるから、適当な変調方法さえあれば、情報の密度は非常に高くできる。また、光は波動としても粒子としても取扱えるから、電気回路とは異った回路が得られる可能性もある。計算機の速度をあげるために、周波数を高くしてマイクロ波回路を使うと導波管で接続しなければならず、実用化は困難であるが、光までいけば伝送線路としてオプティカル・ファイバが使われる所以、配線のむずかしさはなくなる。さらに光学系は光子制御の素子であるから、通常の電荷制御の電気回路とちがって、能動素子周辺の漂遊リアクタンスのために応答が制限されることもない。

オプティカル・ファイバの伝送線路としての特性は特に優れている。フレキシブルであって $1\sim10\mu$ の直径である。現在最小の同軸線でも直径 30 ミルであるから、極めて小形化できる。また、アース線が不要である点でも有利である。線路の損失についても 1 m 当たり約 1.1 db で、35 ミルの同軸線が 1 キロメガサイクルでは 1 m 当たり 1.8 db であるのとくらべてや

はり優れている。

以上は受動的なオプティカル・ファイバについてであるが、レーザとオプティカル・ファイバを一体化したものや、ニューリスタ・ファイバのような能動的な線路を作れる点でも、計算機への応用は非常に有望である。

上述の如くナノセカンドあるいはそれ以上の超高速で電気回路が直面する困難の大部分が、光学系ではあまり問題にならなくなるので、現在も盛んに研究が進められている。

(酒井正昭)

D-26. 300 Mc トンネルダイオード論理回路

M. Cooperman: 300 Mcs Tunnel Diode Nano-second Logic Circuits, [Proc. Pacific Computer Conference, March 1963, pp. 166~186]


原著者は先にトンネルダイオードを用いた論理回路を開発し、RCA Review (June, 1962) に発表している。本論文は先の論理回路に改良を加えて速度を上げ論理回路1段当たりの遅延時間を1 nsから0.5 nsとし、この回路を用いて300 Mcで動作する桁推移回路および計数回路を試作した結果について述べてある。改良点としては下記の3点である。

(1) 新素子であるトンネル抵抗を用いた。これにより動作の安定度を増し、トリガ電流、消費電力をより減少することができる。


(2) トンネルダイオードに流れるバイアス電流の調整回路を用いた。これによりバイアス電流を最適な値にすることができ、fan-outおよび動作速度を増加することができる。

(3) トンネル整流器を用いて線路の終端回路を構成した。これは非線形終端回路であるため信号振幅を減らさずに反射を防ぐことができる。

上記の回路技術を用いてAND回路、OR回路およびFLIP-FLOPを構成した。ANDおよびOR回路は单安定的に動作し他の回路を駆動する。これらの回路の基本単位となる单安定回路とその動作特性を第1図に示す。OR回路はパルス入力に対しトンネル整流器により論理機能を行ない、单安定回路で増幅を行なう。Fan-inは5、Fan-outは6、遅延時間は0.27 nsから0.6 nsである。AND回路も同様にしてトンネル整流器および单安定回路を用い、Fan-inはパルス入力5+レベル入力1で計6入力を有する。Fan outは3である。遅延時間は0.65 nsから1 nsである。



(a) 基本单安定回路



(b) 单安定回路の動作特性

第1図

FLIP-FLOPはトンネルダイオード4個を用いて構成され Fan-in (set) 4 Fan-in (reset) 4, Fan-out 3を有する。消費電力はいずれの回路も100 mW前後である。回路相互間の接続に対しては FLIP-FLOPから AND回路に行く Level信号伝送に 31.5Ω の同軸線を用いその他の線路はすべて 50Ω の同軸線を用いている。同軸線の線長は最長15 cmに制限される。信号レベルは電圧で約 500 mVである、この他各回路に対して等価回路を与え電子計算機を用いて各部の波形を求めてある。

(小池 康允)


D-27. 改良型トンネルダイオード記憶装置

D.J. Crawford, W.D. Pricer and J.J. Zasio: An Improved Tunnel Diode Memory System IBM Jour. of Res and Devel. Vol. 7 No. 3, July 1963, pp. 199~206]


IBMで開発されたトンネルダイオード・メモリの原理およびその実際、また、それに達するまでの歴史

的背景を述べている。これまでトンネルダイオード・メモリは広帯域にわたって安定な駆動用定電圧源を要求され、また他の方式は第2の非線形素子を各記憶素子に導入することによってこれを解決しているが、経済性がなり立たない。

この改良型は第1図の如く各記憶素子にトランジ



第1図 Array configuration.



第2図 Tunnel diode load line diagram.

使って語線とビット線を直列構成とし、駆動源に対する要求を軽減し、ビット線からバイアス電流を加えてビット駆動電流を減少させている。次に記憶素子に対する読み出し・書き込みは第2図に示す如く負荷およびバイアス電流を与えておき、読み出し・書き込み電圧並びにはビット電流を制御して語選択方式で行なう。出力電圧約 400 mV で S/N 比は約 20、ビット駆動電流は 10 mA 以下なので、情報の再生ループを簡略高速化でき、また語線に入っているトランジストにより单方向語駆動パルスを微分して読み・書き電圧を得られるようにしてあるのも、回路の高速化に役立っている。トンネルダイオードはピーク電流約 20 mA 以上のものを使

用しているので、こわれることが少なく、また製造し易い。実用的には IBM 7030 にインデックスレジスタとして 16 語 73 ビットが実装され、さらに高速用に設計された例は ACP 回路を用いた高速演算回路に使われるスクラッチパッド・メモリである。これは 20 ns の読み出し・書き込みサイクル、16 語 36 ビットである。

非破壊読み出しも、読み出し電流を破壊読み出しの 1/4 程度で可能になり、出力は 100 mV である。この方式の高速メモリとしては 64 語 72 ビットが最大と考えられ、駆動、再生、アドレスデコード等の回路並びにアレイの遅延に対する実験的、理論的考察から全読み出し・書き込みサイクルは 64 語メモリにおいて 10~20 ns が可能であると結んでいる。

(土屋耕二)


D-28. 非破壊読み出し磁気薄膜メモリ

A.M. Renard, L.M. Lambert and G.J. Wilcox : Non-destructive Readout Magnetic Thin-film Memory [Proc. Pacific Computer Conference, March 1963, pp. 78~95]

ペーマロイ薄膜の記憶素子としての動作モードは、従来の磁心記憶の方法を受けついだものが多い。ここでは開磁路である平板状薄膜に適した新しい動作モードを説明し、その実験結果を述べる。

この方式は、自己バイアス型非破壊読み出し (Self-Biased-Nondestructive Read-Out) と呼ばれる。平板状薄膜の利点は、(1)開磁路のため比較的小さい磁場で高速反転が可能、(2)異方性軸と直角方向および平行方向の特性により非破壊読み出しを含む異った動作モードが可能、(3)配線、雑音のキャンセル、駆動線の低インピーダンス化が容易、(4)低電力 (情報の比率で考えて)、低電圧 および 語選択駆動方式であるため周辺回路の固体回路化が可能、といったところにある。薄膜は通常の真空蒸着によるが H_C 、 H_K はかなり低くでき、そのバラツキは 4 % 以内にすることができる。

素子の動作原理は図に示すとおりである。点線は容易軸方向を示し、 H_{\perp} は困難軸方向の直流バイアスである。読み出しは H_R により行なう。書き込みはクリアパルスを語線に加えて “1” にしたのち必要なビットを “0” にする。駆動電流値、隣接読み出線への漏話、最悪パターンの影響を確認するため 8 語 8 ビットのモデル実験を行なった。結果は良好で、読み出しは繰返し 50 Mc まで可能であった。次に記憶装置としての調査をするため、手動から読み出しは 25 Mc まで、書き込みは



4 Mcまでの種々の試験が可能なセットを試作した。その結果薄膜のパラメータに対するマージンが通常の方式より大きいこともわかった。駆動電流の振幅、幅および線路インピーダンスは、それぞれ、 $H_R = 150$ mA, 10 ns, 30Ω , $H_D = 150$ mA, 40 ns, 40Ω , $H_{\perp} = 5$ mA, DC, ……, クリア = 400 mA, 40 ns, 30Ω である。

現在 200,000 ピット, 4,096 語の記憶装置を製作中であり、読み出し 20 Mc., 書込み 5 Mc が目標である。

(酒井正昭)

D-29. 高速計算機のマイクロモジュール化

F.K. Buelow, F.B. Hartman, E.L. Willette and J.J. Zasio: A Circuit Packaging Model for High-Speed Computer Technology [IBM Journal, Vol. 7 No. 3 July 1963, pp. 182~189]

1 ns の論理回路は今までいくつか論じられたことがあるが、それらは単独の回路としてのみ考えられたため機能が制限され、実際に計算機の回路に使われる場合は全く別の問題として残されていた。

われわれは高速計算機を論理設計・システム設計・回路設計・部品配置設計を総合的に行なっていく立場で演算論理装置 (Arithmetic and Logic Unit) を設計した。これはトランジスタを 20,000 個使用するものだが、このうち主要部分 10 % を選んで実際に組立テストを行なった。

すべての回路はマイクロモジュールで構成されていて、基本モジュールは 10 ピン、 17.8×10.2 mm 高さ 12.7 mm である。トランジスタはシリコン、実験室で使うためキャップはない。抵抗器は既存の 1 % 炭素皮膜 IRC 型 DM 1/8 W を使ってあるが、新しい配

置法により 1 立方インチあたり 100 個の密度である。他に 10 mA のゲルマニウム・トンネルダイオードが多数使われている。

モジュールは 228×254 mm のカード上に差し込まれる。カードには 10 ピンモジュールが 240 個まで差し込む。

実験に使われたのは演算論理装置 (ALU) の主要部分で In Bus, Connector, Shifter, Multiple-Divide Unit, Adder, Out Bus, それに Program Control Unit の一部から構成され、トランジスタ 1,838 個からなっている。ALU は 1 clock 方式で 62.5 ns のサイクルで動作し、演算速度は次のとおりである。

シフト	0.12 [μ s]
加減算	0.25
乗 算	0.56
除 算	1.81

基本回路は 19 種類で、全 ALU は 4,281 個のモジュール、20,756 個のトランジスタからなり、20 枚のカード上に 89.3 % の密度で差し込まれる。実験を行なったのはその主要部分で、1,838 個のトランジスタからなる 424 モジュールである。

実験の結果は非常に良好で、特に部品配置・システムデザインの上で貴重な結果が得られた。

1) 長さ 5 cm 以上のすべての線は transmission line effect を考慮しなければならない。

2) 実験に採用されたカード配置法は適切である。

3) 回路の delay は従来の “その論理回路の delay を論理機能の数で割った値” で表す方法だと 1.6 ns だったが、power driver や line delay など実際の回路の environment を含む値を割り算した方が有用である。この定義で計算すると最も悪いもので一論理回路あたりの delay は 2.2 ns であった。

(岩城三郎)

D-30. ACP 抵抗結合回路の設計

D.H. Chung and J.A. Palmieri: Design of ACP Resistor-coupled Switching Circuits. [IBM Jour. of Res. and Devel. Vol. 7 No. 3, July 1963, pp. 190~198]

ACP と名付けられた高速論理回路が紹介されている。シリコン・エピタキシャル・トランジスタはコレクタ・ベース接合を 0.6 V の順方向にバイアスしても、エクセス・ベース・チャージが生ぜず、高速動作が可能である。電流・スイッチとカスコード回路を基

本に、第1図の如き抵抗結合回路を構成する。

R_c には同時に多数のコレクタとベースを結合でき、その数の限界は第1表のとおりで、論理設計上の融通


第1表 出力端の回路結合の許容数

No. of Collectors	No. of Bases	Failure Probability
6	1	1×10^{-4}
5	2	2.9×10^{-4}
4	2	1×10^{-4}
3	3	1×10^{-4}
2	4	1×10^{-4}
1	5	6×10^{-4}


性に富んでいる。信頼度の問題については統計的手法を用いている。たとえば、電流・スイッチの場合は β とエミッタ電流の確率分布函数 $f_p(\beta)$, $f_{IE}(I_E)$ からベース電流の確率分布函数 $f_{IB}(I_b)$ を式

$$f_{IB}(I_b) = \int_{-\infty}^{\infty} \frac{\partial \beta}{\partial I_b} |f_{IE}(I_E)f_p(\beta[I_E I_b])| dI_E$$

により求め、これから前掲の表を求めたのである。




第1図 ACP 論理回路の例




第2図 line driver

また、ACPの回路には line driver (第2図) と Power driver (第3図) があり、いずれも信号レベ



第3図 Power driver



第4図 ACP トリガ回路

ルのクランプのためにトンネルダイオードを用いてい
る。line driver は第4図の如く結合してメモリとし
て利用できる。これはデータ信号を連続する二つの
“クロック”の間保持し、100 Mc のクロックで動作
が可能である。

以上の回路により 1,800 個のトランジスタを用いた
モデルが作られ、1 論理当たり 2.2 ns で動作した。
そのうち 1.6 ns が論理段階での遅れで 0.6 ns が伝
送による遅れである。
(佐中功夫)


D-31. ACP 回路の波形解析と回路特性

K.G. Ashar, H.N. Ghosh, A.W. Aldridge and L.J. Patterson: Transient Analysis and Device Characterization of ACP Circuits. [IBM Jour. Res. and Devel. Vol. 7 No. 3 July 1963, pp. 207 ~223]

この論文は IBM の ACP (Advanced Circuit Program) 回路と呼ばれるものの transient を計算

したものである。現在まで IBM におけるトランジスタ回路の数値解析は MCAX (Monte Carlo Analysis Program), MCDX (Monte Carlo Design Program), PETAP などで発表されているが、この報告はさらに npn 型シリコン・プレナー・トランジスタに関する新しい大信号等価回路を発表し、電流切換型のロジックおよびカスコード論理回路について、数値解析をおこない、観測波形と非常に良い一致を示している。

トランジスタの大信号等価回路としては Ebers and Moll の回路、charge control model および小信号等価回路を組み合わせ、第 1 図の如き等価回路を使用している。




第 1 図

- (1) 電流源は Ebers Moll 式に $b'c$ 間に入れる。
- (2) eb' 間にダイオードを置いた。charge control model が電流源による入力に限られる点を拡長したので、このダイオードによって、電圧源入力にも使用できる。
- (3) ベース抵抗 $R_{bb'}$ はベース電荷の非線型関数とし、飽和したときのベース抵抗 R_{bs} なるものを導入する。
- (4) $C_{d'}$ (拡散容量) は高速度ではトランジスタ測定技術に問題のある f_T のかわりに transit time T_e を交流ブリッヂで測定し、 T_e から $C_{d'}$ を求める。
- (5) 飽和の影響として C_s を入れる。
- (6) β_0 は電流の非線型関数として処理する。

以上の諸点を特徴としている。論文ではこの各パラメータの測定方法を詳細に紹介している。数値計算については IBM 7090 を使用し、電流切換型回路に 5 分間、カスコード論理回路を含むもので 7 分間を必要とする。

計算結果と実験結果を第 2 図に示す。計算結果から、各パラメータの Delay 時間にに対する影響を調



第 2 図

査し、電流切換型論理回路においては、 $R_{bb'}$, $C_{b'c}$, T_e の順で影響し、 f_T の影響が小さく、 $R_{bb'}$, $C_{b'c}$ が最も重要なパラメータであると結論している。

(上野成二郎)

E-32. 光学的決定フィルタ

R.D. Joseph, P.M. Kelly and S.S. Viglione : An Optical Decision Filter [1962 Wescon Convention Record, Part 4, 61] [Proc. IEEE, Vol. 51, No. 8, p. 1098] [Data Processing 5-5, p. 262]

ペーセプトロンの一実験の報告である。実験を行なった理由として、認識回路に self-organization を利用することの実用性、信頼度などを示すことを挙げている。

最初 20,000 個の結合ユニットを対象に IBM 709 を用いて訓練を行ない、得た結果から 400 個の回路を選択して作成している。

- シミュレーションに必要なプログラムは
- (a) レチナの上への射影を計算するもの
 - (b) 論理素子の入力の結合状態
 - (c) self-organizing ルーチンのシミュレーション
 - (d) データ整理

訓練に使用するパターンとして四つの型のパターンを 200 ずつ計 800 を用いた。これによって特定の結合ユニットが ON か否かをテストするには 1,600 万回 ($20,000 \times 800$) の計算が必要であったが、一度にできないので、パターンを 1,000 個のユニットに対してシミュレートするサブルーチンを繰り返し使用する

方法によつた。入力の結合は乱数によりランダムに発生させる。

作成されたペーセプトロンは400個の感知器と400個の結合回路、球、立方体、ピラミッド、楕円体のいずれかであることを表示する指示回路から構成されている。

パターンの特徴を定めるためには、少なくとも10~15素子が必要であつて、最小のパターンはレチナの半分乃至2/3の大きさを要するとしている。

結合回路は9個の感知ユニットからの入力を受け、閾値は+2であつて、9個の入力の中の5個の肯定入力は+1をとり、他の4個の否定入力は-1をとる。

作成された回路の感知ユニットと結合ユニットの結合の状態を各图形について示し、图形との関連を述べている。
(加藤満左夫)

E-33. Sequential Machine の State Assignment Problem [I]

J. Hartmanis: On the State Assignment Problem for Sequential Machines. [I] [IRE. Trans. EC-10, No. 2, 1961, pp. 157~165]

有限の内部状態をもつ Sequential Machine を設計する時に、各状態を示す2進変数をきめることは重要な問題である。この論文では、時刻 t における状態をきめるために必要な $t-1$ における変数の数をできるだけ少なくするという方針で、経済的な state assignment を行なう方法が述べられている。

たとえば第1図のような Sequential machine を考へる。図は状態 S_i で入力 I をうけたときに移る次の状態（これを IS_i とかく）を示す。この machine に第2図に示す α , β の二つの Assignment を行なうと α にたいする各変数の t における値 y'_i は $t-1$ における y_i 値で次のように示される。

$$y'_1 = \bar{y}_1 \bar{y}_2 y_3 \bar{x} + y_2 \bar{y}_3 \bar{x} + y_2 y_3 x$$

$$y'_2 = \bar{y}_2 x + \bar{y}_1 \bar{y}_2 \bar{y}_3 + y_1 y_3$$

$$y'_3 = y_1 x + y_2 \bar{y}_3 x + y_2 y_3 \bar{x} + \bar{y}_1 \bar{y}_2 x$$

これにたいして Assignment β によると

$$y'_1 = y_1 x + \bar{y}_1 \bar{x}$$

$$y'_2 = y_3 x$$

$$y'_3 = \bar{y}_2 \bar{y}_3$$

となり α にくらべはるかに簡単である。

	y_1	y_2	y_3		y_1	y_2	y_3
0	0	0	0	0	1	1	0
1	0	0	1	1	1	0	1
2	0	1	0	2	1	0	0
3	0	1	1	3	0	0	0
4	1	0	0	4	0	0	1
5	1	0	1	5	0	1	0

Assignment α Assignment β

第2図

この Assignment β では y'_1 は y_2 , y_3 に関するなくなり、 y'_2 , y'_3 は y_1 に関するなくなり。これはまた次のように考えることもできる。状態の集合 $\{0, 1, 2, 3, 4, 5\}$ は変数 y_1 が 0 であるか 1 であるかにより $\{\bar{0}1\bar{2}, \bar{3}\bar{4}5\}$ の二つのブロックに分けられる。そして二つの状態 S_i , S_j が同じブロックに入っているならば、 IS_i , IS_j はやはり同じブロックに含まれているという性質をもっている。たとえば 0, 1, 2 の状態で入力 0 をうけるとそれぞれ 3, 5, 4 へ、1 をうけると 2, 2, 1 へ移り、同じブロックに入っている。 y_2 , y_3 による分割 $\{\bar{0}5, \bar{1}4, \bar{2}3\}$ も同じ性質をみたす。この性質をもつ分割を “Partition with Substitution Property” (PSP) と名づける。そうすると、経済的な Assignment は intersection $\Pi\pi_i$ が各ブロックが一つの state からできている partition $\{0, 1, 2, 3, 4, 5\}$ に等しい PSP の組 (π_i) をさがすことにより実現されることがわかる。この論文では PSP の代数的性質、PSP による machine の decomposition, state reduction が議論されている。
(中川圭介)

E-34. Sequential Machine の State Assignment Problem [II]

R.E. Stearns and J. Hartmanis: On the State Assignment Problem for Sequential Machines [IRE, Trans. EC-10, No. 4, 1961, pp. 593~603]

同名の論文 [I] において PSP (Partition with Substitution Property) について議論されたが、この論文 [II] では、PSP を拡張した partition pair というものを使って変数の依存する変数の数をへらす方法で経済的な state assignment を行なうことを考える。例として第1図のような sequential machine に、第2図のような二つの異なる Assignment を考える。

Assignment A の各変数にたいする論理式は

	入 力		出 力
	0	1	
状 0	3	2	0
1	5	2	0
態 2	4	1	0
3	1	4	1
4	0	3	0
5	2	3	0

第1図 状態遷移表

$$y_1 = \bar{x}_1 y_1 + x_1 \bar{y}_1$$

$$y_2 = \bar{x}_2 y_1 \bar{y}_2 + \bar{x}_2 \bar{y}_1 y_2 + x_2 \bar{y}_1 \bar{y}_2 + x_2 y_1 y_2$$

	I_1	I_2	I_3	I_4
1	1	2	3	4
2	3	4	1	2
3	2	1	4	3
4	4	3	2	1

第1図 遷移表

	y_2	y_2	
1	0	0	I_1
2	1	0	I_2
3	1	1	I_3
4	0	1	I_4

Assignment A

	x_1	x_2		y_1	y_2		x_1	x_2	
I_1	0	0		1	0	0	I_1	0	0
I_2	1	0		2	0	1	I_2	0	1
I_3	1	1		3	1	0	I_3	1	0
I_4	0	1		4	1	1	I_4	1	1

Assignment B

第2図

assignment B にたいする論理式は

$$y_1 = \bar{x}_1 y_2 + x_1 \bar{y}_2$$

$$y_2 = \bar{x}_2 y_1 + x_2 \bar{y}_1$$

となり、Assignment A において y_1 による partition が PSP であるけれども、assignment B の方がより簡単である。そして Bにおいて y_1' は y_2 にのみ、 y_2' は y_1 にのみ依存している。

この論文で扱うのに assignment B のような cross

decomposition とでも呼べるような方法をとる。[I] の PSP にたいし、次のように partition pair を定義する。

ある partition π で二つの状態 S_i, S_j が同じブロックに含まれているなら、 IS_i, IS_j が partition π' においてやはり同じブロックに含まれているような partition の ordered pair (π, π') を partition pair と名づける。また π_2 の任意のブロックが、 π_1 の一つのブロックに含まれる時に $\pi_1 \geq \pi_2$ と定義する。そうすると、次の定理が state assignment の方針を与える。

machine M に対する partition pair の set $\{(\pi_i, \pi'_i)\}$ のがあり、すべての i に対して $\prod_{j \in p_i} \pi'_j \leq \pi_i$ をみたす index の set P_i が存在する時には、次のような state assignment が存在する。

各 π_i は変数の subset Y_i できまり、 Y_i に含まれる変数の時刻 $t+1$ の値は時刻 t における $U_{j \in p_i} Y_j$ の値のみできる (Π は intersection)。

論文 [II] では、partition pair に関する代数的性質、遷移表が don't care condition を含む場合の扱い、入力、出力の assignment が議論されている。

(中川圭介)

書評

A Guide to FORTRAN Programming

Daniel D. McCracken

John Wiley & Sons, Inc.

New York, London (1961)

IBM 709/7090 FORTRAN をもとにして、計算機の経験のある人なら数時間、ない人でも熟読 1 週間で FORTRAN を修得できるように書かれたものである。構成順序もよくまとまっており、各種の命令の説明にも適宜実際的応用例を付して理解しやすくしてある。ただ読むとき、抵抗を感じさせないということは、他面文法的に十分整理されていないということにもなるので、何でもなく読み過してあとで、つまづくということになりかねない。たとえば、すべての関数の定義は、最初の実行可能な statement より前にしておかなければならない、といったようなことも何気なく書いてあるが、読み過さないよう注意すべきで

FORTRAN の教科書について

FORTRAN の初版 (IBM 704) が出たのは 1954年のことであるから、それはかなり古いプログラミング言語である。以来改良と拡張を重ね、今日では数多くの計算機に使用され、最も実用的な計算機用言語のひとつと見られている。先刻 American Standards Association's の x.3.4 Committee でも FORTRAN を科学技術計算のための標準言語とする方針が打ち出され、各計算機メーカーも競って、より拡張された便利な FORTRAN (FORTRAN IV など) をつくる傾向にある。今時分 FORTRAN 教科書の解説を書くのは、いさか時機を失した感がないでもないが、これから FORTRAN の勉強をされる人の便宜のために、代表的な三つの教科書について簡単に述べてみることにした。