

ALGOL—翻訳の例*

三浦大亮**

1. はしがきと紹介

1962年から63年にかけて作成した ALGOL コンパイラー (TORAY ALGOL) の翻訳の仕方の概要について報告する。まず使用した電子計算機とコンパイラーの構成などを紹介しよう。

第1表 使用電子計算機について

名称	USSC 90 (磁気テープ・システム)	
性能	主記憶装置	磁気ドラム 5 kW (1W=10進10桁)
		回転速度 3.4 msec/r
入出力装置	カード・リーダー	600 cd/min
	カード・パンチ	150 cd/min
	高速度プリンター	600 l/min
	磁気テープ装置	25 kc/sec
その他: インストラクションはノン・シーケンシャルの実行		
5 kW のうち 1 kW 分には読書ヘッドが4個ついている		
処理速度 (アクセスを除く) 判定 68 μsec 加減 85 μsec		
インデックス・レジスターは3個あるがいずれも mod. 200 で変化するので非常に使いにくい (object program を直接 machine code にしなかった理由はこれ)		

第2表 コンパイラーの構成とオペレーション

Phase	機能	命令量	プリンター	処理時間	磁気テープ装置					カート
					1	2	3	4	5	
1	Source Prog Deck & Mag Tape に読み込み, Sequence Check & する Source Prog をリロードする	6000	Source Prog Sequence Check	4%						Source Prog
2	Identifier, Number, String, Delimiter, Declarator, Specifier などを入力し入れる	26000	読み込み 文法エラー	20%						Source Prog
3	意味のものを定数化する Procedure, プログラム論議を解除し Identifier (LIR) をアドレスをつける 文法エラーを警告つける	34000 表 800	読み込み 文法エラー	46%						Source Prog
4	object prog. を作る	38000 表 500	読み込み 文法エラー	18%						Source Prog
5	メモリ解放, リロード可能な constant, working storage をリロードする	4000 表 200	object prog.	12%						Source Prog
	object prog. & Subroutine を load する, Library が完成して, object prog. の load する	4000 表 200								Source Prog
	Executive Routine, Subroutine, P&P Interpreter Routine	2000								Sub Routine

[注] 磁気テープ装置は最低3台必要である。
使用メモリーはテープ、コントロール・プログラムに共通に200Wを、またインプット、アウトプット用に同じく200Wずつをとる。

* Algol-An Example of Translation Process, by Dai-suke Miura (Computing Sect. Controller's Dept Toyo Rayon Co., LTD)

** 東洋レーヨン株式会社管理部長統計課

第3表 Full ALGOL に対するおもな制限

- (1) <identifier> はすべて英字を頭文字として英数字5文字までが有効である。
- (2) assignment と power 以外で違った <type> どちらの演算は原則として禁止する。
- (3) <array declaration> では <upper bound> だけ定数で示す, subscript は0からとする。
- (4) <label> 以外の <identifier> は出現したときは必ず定義されていなければならない。
- (5) <parameter> となる <array> は value で call できない。
- (6) <procedure> の recursive call はできない。
- (7) <parameter> となる <procedure> の <parameter> は value で call されるものでなければならない。
- (8) name で call される <parameter> の <actual parameter> が <expression> であることはできない。
- (9) specify されない <formal parameter> はすべて real simple variable とみなす。
- (10) <switch list> は <label> だけゆるされる。
- (11) <switch subscript> は integer だけゆるされる。
- (12) <for statement> で control variable に最初に与えられる値が <for list> の条件を満たしてなくても実行される。また <for list> の値は <for statement> の実行前の値によって定まる。
- (13) <comment> はすべて <comment quote> '~' によって示す。
- (14) / は integer の演算はしない。ただし分母だけ integer のものはゆるす。
- (15) <Boolean type>, <logical operator> ≥ ≤ while は使わない。
- (16) その他若干の制限 (システム・テスト中に現われたもの)

第4表 変更および付加したこと

- (1) 記号の変更
ALGOL 60 := ! := # < [] go to ' - ' 10***
TORAY ALGOL : ** GTR EQL NEQ LSS ()
GOTO #-# (±××)
- (2) 小文字はない
- (3) <label> は label part に書く <label> は <statement> 以外にもつけられる。
- (4) real の zero は 0.0, integer の zero は 0
- (5) input/output process の付加
- (6) string を <type declarator> に含め string type の variable を使う。
- (7) <standard variable array> BUFFER の付加
- (8) <library specifier> と library procedure の導入

以上の現在のプログラムは、USSC の特徴であるノン・シーケンシャル方式であるため、処理時間を短縮するために命令数を多くする反面、プログラムの修正段階で、その最適性が破壊されているので、結果としては非常にまずいものになっている。テープへの pass 回数の多いのは、テープの速度がドラムでの処

理時間に比べて速いのであまり問題ではないが、再編成することができれば、Phase 1, 2, 3 を first pass で Phase 4, 5 を second pass で処理し処理時間は数分の1にすることができよう。さらに、object program は machine code に assemble しないで inter を通して使っているので効率は悪い。

コンパイル時間は Phase 1~5 までで object program 1個 (one address) につき約1秒強である。実行時間は machine code で書かれたものに比べて10倍くらいかかると推測されるが実用されている。

なお、このプログラムはプログラミングの初めての女子が USSC の machine code で約1年かかって作ったものである。また当社では、USSC の使用を64年末でやめることが決定しているので維持改善は行っていない。

2. Phase 1, 2 について


Phase 1 で card deck を読むときに card no. で sequence check で error が発見されると error indication がプリントされて、Phase 2 へ進む前にいったん停止する。Phase 2 では identifier, delimiters などの区切り (普通はスペース) を探して、一つ一つ後で処理しやすいために1語にする。また数字は real と integer の区別をして計算できる形にする。USSC では、左シフトで lower Acc. から upper Acc. へ1桁ずつ進めて比較することができないので、extract を全桁について行なうために、非常にめんどろで時間がかかっている。

3. Phase 3 について

ALGOL の性質から一般には、Phase 3 と Phase 4 をいっしょにした作業がコンパイルの主作業になる。コンパイル・テクニックとしてもいっしょにしたほうが手間が少なくすむ。われわれの場合には、プログラム・テクニックが未熟であることを考慮して二つに分けた。また特にこの Phase に文法エラーの発見ルーチンの性格をもたせるつもりもあった。

作業はブロック構造の処理と identifier の定義、label の定義と記号化である。したがって、コンパイル作業のうち object prog. をコーディングする部分以外はほとんど受け持つことになる。

プログラムの構成は次のとおり：



第1図 Phase 3 のプログラム構成

これによって記号化された言語がアウトプットされ Phase 4 にまわされる。次におもなカウンター、表を挙げる。


LAP: object program のステップを数える。array subscript table (object prog. を実行中に必要な subscript のキザミの表), own variable, formal parameters table (object prog. 実行中に actual parameters の情報を入れるべき場所) や switch list table (switch の jump table) また procedure の入口はプログラムの中に含めるので、LAP で数える。

LAW: identifier の仮アドレスを決めるもので必要なアドレス数をカウントしている。(LAW) ≥ 5000

LS: label を記号化するためのもの

LC: constant table のカウント定数の記憶されている仮アドレスを与える。(LS) ≤ 9000

したがって object program の構成は第2図のようになる。



第2図 Object Program の構成

LAW はあるブロックの処理が終わったときに、そのブロックだけで使われた identifier の分だけカウントを下げるのが通常である。この場合、そのブロックがある procedure の body であるときは、その procedure のほか identifier のアドレスとアドレスが重複しないように procedure の処理が終わったとき MAXW = max(LAW) を LAW に入れる。この操作は、Phase 4 で、作業用アドレスやインデックスレジスタのようなものを数えるときにも行なう。

000		CC	0000	0200	200stack head sign, start address=(A ₂)
1	LIB 01	H 4	1000	0201	library name, library の占領するアドレス
2	XX	0 0	AAAA	0202	}parameter list, (A ₂) は parameter 用アドレス
3	II	0 1	AAAA	0203		
4	begin	HH	0000	0000		
5	X	0 0	0000	5000	real variable (A ₂) は仮アドレス
6	Y	0 3	1001	5001	real array { (A ₁) は subscript table のアドレス (A ₂) は array のアドレス
7	FXT	HO	5001	1005	{ procedure dec., (A ₂) は入口のアドレス, (A ₁) にはこの procedure を処理する直前の (LAW) がはいる
8	Z	0 0	AAAA	1006	}formal parameter list
9	K	0 1	AAAA	1007		
10	begin	HH	0004	0000	}subscript table は共有できる
11	W 1	0 0	0000	5102		
12	W 2	0 3	1008	5103		
13	W 3	0 4	1008	5243		
14	begin	HH	00 H 0	0000		
15						← STACK POINTER (15)
199	399	(LAP)=1010 (W 3 の subscript table を 2 として) (LAW)=5244

Name Table	Sign	A ₁ -part	A ₂ -part
(10桁 5文字)	Part	(4桁)	(4桁)
(2桁)			


第3図 Identifier Stack (例)

Identifier Stack: stack 形式で, identifier の記号化に使う, 第3図のようになっていて, identifier と記号が対応されている. この table には, 処理中のブロック内の label と switch 以外の declare または specify された identifier がすべて載せられている. 処理済みのブロックは stack pointer の下にゆく.

Sign Part には, identifier の種類 (declaration, specification による) が入り, A₁-part には stack のアドレスおよびコントロール用の情報, A₂-part には, object program のアドレスとなるべきものが入れられている. Phase 4 のためにアウトプットされるものは, すべてこの形である.

Label-Switch Stack: label と switch を登録する. Id-Stack とほぼ同じ働きをする.

Σ-Stack: Id-Stack, LS-Stack その他をコントロールする. Stack の最後を Σ₀, stack につけ加えることを Σ₊, 除くことを Σ₋, 新しく処理されるものを r とすると, この働きの概要は次のようになる (他の stack についても同様; p. call = procedure call, p. dec =



第4図 Phase 3 のコントロール

procedure declaration ' OP=out put する).

4. Phase 4 について

Phase 3 でアウトプットされたものを処理して sta-

tement のコーディングを行なう。主役である stack は Left-Stack と Formal Parameter-Stack である。

処理プログラムは多くのサブルーチンよりなっていて、どのサブルーチンを使うかは ALGOL の statement の場合には、(L₀) と r および stack の最後か

ら 2 番目のもの (L₋₁) と r の組み合わせによって決まる。これを明らかにするために、(L₀)-r Matrix と (L₋₁)-r Matrix を利用して処理プログラムを作成する。二つの Matrix の一部は第 5 図、第 6 図のとおりである。

r	begin	end	:=	variable	+	-	*/%	()	;	,	if	then	else	ω rel	Proc. Call
(L ₀)																
(empty)	r → L ₀ P ₀									P ₀						
begin		L → P ₀		r → L ₀ P ₀						P ₀		r → L ₀ P ₀				r → L ₀ P ₂₂
ω arith				r → L ₀ P ₀				r → L ₀ A ₀ → L ₀ P ₀								r → L ₀ P ₂₂
variable constant working		P ₁	r → L ₀ A ₀ → L ₀ P ₀		P ₁	P ₁	P ₁	r → L ₀ A ₀ → L ₀ P ₀	P ₁	P ₁	P ₁		P ₁		P ₁	
Array		P ₁			P ₁	P ₁	P ₁	P ₁₀₀	P ₁	P ₁	P ₁		P ₁		P ₁	
A ₀		P ₁		r → L ₀ P ₀	P ₀	r → L ₀ P ₀		r → L ₀ A ₀ → L ₀ P ₀		P ₁		r → L ₀ P ₀				r → L ₀ P ₂₂
if				r → L ₀ P ₀	P ₀	A ₀ → L ₀ r → L ₀ P ₀		r → L ₀ A ₀ → L ₀ P ₀				r → L ₀ P ₀				r → L ₀ P ₂₂
then	r → L ₀ P ₀	A ₀ → L ₀ P ₁		r → L ₀ P ₀	P ₀	A ₀ → L ₀ r → L ₀ P ₀		r → L ₀ A ₀ → L ₀ P ₀	L → P ₁	A ₀ → L ₀ P ₁		r → L ₀ P ₀		A ₀ → L ₀ P ₁		r → L ₀ P ₂₂
else	r → L ₀ P ₀	A ₀ → L ₀ P ₁		r → L ₀ P ₀	P ₀	A ₀ → L ₀ r → L ₀ P ₀		r → L ₀ A ₀ → L ₀ P ₀	A ₀ → L ₀ P ₁	A ₀ → L ₀ P ₁		r → L ₀ P ₀		A ₀ → L ₀ P ₁		r → L ₀ P ₂₂
ω rel				r → L ₀ P ₀		A ₀ → L ₀ r → L ₀ P ₀		r → L ₀ A ₀ → L ₀ P ₀				r → L ₀ P ₀				r → L ₀ P ₂₂
Proc. call		P ₁			P ₁	P ₁	P ₁		P ₁	P ₁	P ₁		P ₁	P ₁		

第 5 図 (L₀)-r Matrix の一部

r	end	+	*/%	;)	;	,	then	else	ω rel	
(L ₋₁)											
begin	L → P ₀₁							L → P ₀₁			
:=	P ₁	r → L ₀ P ₀	r → L ₀ P ₀	r → L ₀ P ₀				P ₁₁		P ₂₂	
(r → L ₀ P ₀	r → L ₀ P ₀	r → L ₀ P ₀	P ₂₂			(L ₀) → L ₋₁ P ₁			
+-	P ₂	P ₂	r → L ₀ P ₀	r → L ₀ P ₀	P ₂	P ₂	P ₂	P ₂	P ₂	P ₂	
*+/%	P ₂	P ₂	P ₂	r → L ₀ P ₀	P ₂	P ₂	P ₂	P ₂	P ₂	P ₂	
†	P ₄	P ₄	P ₄	P ₄	P ₄	P ₄	P ₄	P ₄	P ₄	P ₄	
Array		r → L ₀ P ₀	r → L ₀ P ₀	r → L ₀ P ₀	P ₁₀₁			P ₆			
if	(L ₀) → L ₋₁ P ₁	r → L ₀ P ₀	r → L ₀ P ₀	r → L ₀ P ₀	P ₂₂	(L ₀) → L ₋₁ P ₁		P ₂₂	r → L ₀ P ₀	r → L ₀ P ₀	P ₂₀
then	P ₁₉	r → L ₀ P ₀	r → L ₀ P ₀	r → L ₀ P ₀	P ₁₉	P ₁₉	P ₁₉	P ₁₉	P ₂₄	P ₂₀	P ₂₀
else	P ₁₈	r → L ₀ P ₀	r → L ₀ P ₀	r → L ₀ P ₀	P ₁₈	P ₁₈	P ₁₈	P ₁₈	P ₂₄	P ₁₈	P ₂₀
ω rel		r → L ₀ P ₀	r → L ₀ P ₀	r → L ₀ P ₀	P ₂₂				P ₂₉	P ₂₁	
Proc. call		r → L ₀ P ₀	r → L ₀ P ₀	r → L ₀ P ₀	P ₁₀₄			P ₁₀₂			

注: A₀ は dummy
 P₀ は次の r をもってくる。
 P₀₁ は (L₀)-r Matrix を refer する。
 P₁ は (L₋₁)-r Matrix を refer する。
 他のサブルーチンも処理後 P₀, P₀₁, P₁ のいずれかへゆく。


第 6 図 (L₋₁)-r Matrix の一部

5. L-Stack 等の動き


いま, $\text{begin } X := A + (\text{if } B > C(I, K(J+M)) \text{ then } P_1(D, P_2(E, F), L) \text{ else } B * C / (-D \uparrow G));$ を処理しているとする。P₁, P₂ は function で P₂ は value で call されているとする。stack の内容とプログラムはおおよそ次のように進行する。太字の部分は object program となる。以下 ((L₀)) は L₀ の A₂-part を address とする storage の内容を示す。

(P₀)r = begin, (P₀₁) begin → L₊, (P₀) r = X, (P₀₁) X → L₊, (P₀) r = :=, (P₀₁) := → L₊, A₀ → L₊, (P₀) r = A, (P₀₁) A → L₀, (P₀) r = +, (P₀₁) (P₁) + → L₊, (P₀) r = (, (P₀₁) (→ L₊, A₀ → L₊ (P₀) r = if, (P₀₁) if → L₀ (P₀) r = B, (P₀₁) B = L₊ (P₀) r = >, (P₀₁) (P₁) (P₃₀: B → accumulator Acc → L₋), (P₀) r = C, (P₀₁) C → L₊ (P₀) r = (, (P₀₁) (P₁₀₀: $\boxed{03} | i_1 | a_1$ → L₀, $\boxed{03} | s_1$ → L₊, A₀ → L₊, s は subscript table の address, a は array C の address, i はこれから使う working storage または index register) (P₀) r = I, (P₀₁) I → L₀, (P₀) r = , (P₀₁) (P₁) (P₆: ((L₀)) → i, s₁+1 = s₁, A₀ → L₀), (P₀) r = K, (P₀₁) K → L₀, (P₀) r = (, (P₀₁) (P₁₀₀: $\boxed{03} | i_2 | a_2$ → L₀, $\boxed{03} | s_2$ → L₊, A₀ → L₊)*¹ (P₀) r = J, (P₀₁) J → L₀, (P₀) r = +, (P₀₁) (P₁) + → L₊, (P₀) r = M, (P₀₁) M → L₊, (P₀) r =), (P₁) (P₂: (Acc) → W_{S₁}, ((L₋₂)) + ((L₀)) → Acc, L₋, L₋, Acc → L₀, stack 中の Acc を W_{S₁} に置き換え), (P₁) (P₁₀₁: (P₆: ((L₀)) → i, s₂+1 = s₂) L₋, L₋), (P₀) r =), (P₀₁) (P₁) (P₁₀₁: (P₆: ((L₀))*s₁ + i₁ → i₁, s₁+1 = s₁ もし i₂ が index register でなければ, a₂ を modify するプログラムを作る) L₋, L₋), (P₀) r = then, (P₀₁) (P₁) (P₂₉: ((L₀)) Wrel ((L₋₂)) jump to <f>, L₋, L₋, $\boxed{9X} | f$ → L₀, 9X は label sign, f は label の仮番号), (P₁) then → L₀, (P₀) r = P 1, (P₀₁) P 1 → L₊, (P₅₂: 後続の formal parameter list → Formal Parameter Stack r = (なるまで, FP-pointer reset 1 A₀ → L₊), (P₀) r = D, (P₀₁) D → L₀, (P₀) r = , (P₀₁) (P₁) (P₁₀₂: FP-pointer で指示された所の FP を refer して (L₀ A₂-part) → (FP の A₂-part), (pointer) + 1 → pointer, A₀ → L₀), (P₀) r = P₂, (P₀₁) P₂ → L₊, (P₅₂: formal parameter lists →


FP-Stack r = (, FP-pointer reset 1, A₀ → L₊), (P₀) r = E, (P₀₁) E → L₀, (P₀) r = , (P₀₁) (P₁) (P₁₀₂: (L₀ の A₂-part) → (FP の A₂-part) または ((L₀ の A₂-part) → (FP の A₂-part), (pointer) + 1 → pointer, A₀ → L₀)*², (P₀) r = F, (P₀₁) F → L₀, (P₀) r =), (P₀₁) (P₁) (P₁₀₄: P₁₀₂ 上に同じく; P₁₀₃: linkage routine L₋, FP-pointer reset 2 A_{cc} → L₀), (P₀) r = , (P₀₁) (P₁) (P₁₀₂: 上に同じく), (P₀) r = L, (P₀₁) L → L₀, (P₀) r =), (P₀₁) (P₁) (P₁₀₄: P₁₀₂ 上に同じく; P₁₀₃: 上に同じく), (P₀) r = else, (P₀₁)




第7図 *1のときの L-Stack



第8図 *2のときの L-Stack



第9図 *2のときの FP-Stack



第10図 *3のときの L-Stack

(P₁) (P₂₀ : if "(L₀)=label or switch" then "label/switch program" else if "(L₀) ≠ <t, f>" then [(L₀) → Acc & jump to <t> & L₋, L₋, (L₀)= <f> label → op, $\boxed{9X|t|}$ → L₀, else → L₊] else (L₋₂) → OP, (L₀) → L₋₂, L₋, else → L₊], (P₀) r=B, (P₀₁) B → L₊, (P₀) r=*, (P₀₁) (P₁)* → L₊, (P₀) r=C, (P₀₁) C → L₊, (P₀) r=/, (P₀₁) (P₁) (p₃: (L₋₂) ω arith (L₀) → Acc, L₋, L₋, Acc → L₀), (P₁) / → L₊, (P₀) r=(, (P₀₁) (→ L₊, A₀ → L₊), (P₀) r=-, (P₀₁) - → L₊, (P₀) r=D, (P₀₁) D → L₊, (P₀) r=↑, (P₀₁) (P₁) ↑ → L₊, (P₀) r=G, (P₀₁) G → L₊, (P₀) r=), (P₀₁) (P₁) (P₄: (Acc) → Ws₁, Acc を Ws₁ に置き換え, (L₋₂) ω arith (L₀) → Acc, L₋, L₋, Acc → L₀), (P₁) (p₂: -(Acc) → Acc), (P₁) (P₃₂: (L₀) → L₋, L₋), (P₀) r=), (P₀₁) (P₁) (p₃: (L₋₂) ω arith (L₀) → Acc, L₋, L₋, Acc → L₀)*³, (P₁) (P₁₉: L₋, L₋, (L₀)= <t> → OP), (P₁) (P₂₉: (L₀) → L₋, L₋ …… (L₀)= $\boxed{9X|t|}$ は演算に対しては Acc となる. X は <type> を示す), (P₁) (P₃₂: L₀ → L₋, L₋) (p₂: (L₋₂) ω arith (L₀) → Acc, L₋, L₋, Acc → L₀), (P₁) (p₂: (L₋₂) ω arith (L₀) → Acc, L₋, L₋, Acc → L₀), (P₁) (p₁: (L₀) → (L₋), L₋, L₋, Acc → L₀), (P₁) L₋, (P₀₁) (P₀)

上記のプログラムの中には actual parameter が各種 formal parameter の場合の処置も含まれている。

6. Phase 5 について

これは、おもに label に実際のアドレスを与えることである。Phase 5 からアウトプットされるものには begin と end のサインが付けられていて、ブロック構造に対処することができるように、Label-Stack が用意されている。アドレスのつけ方はイモヅル方式である。

また object program のスタートアドレスから最後の作業用アドレスまですき間なくつなげることができる。

おわりに

コンパイラーを作る際には良い assembler を用意することが望ましい。それによって処理プログラムばかりでなく、object program も作りやすくなる。

このシステムの Phase 3 は error analyzer としては実は不成功に終わったが、実用上のコンパイラーとしては、コーディングルーチンに入る前に error message を出すようにすべきである。

(昭和 39 年 9 月 24 日受付)