WEKO3
アイテム
3次元FPGAアレイHPCシステムVocaliseの性能評価
https://ipsj.ixsq.nii.ac.jp/records/86967
https://ipsj.ixsq.nii.ac.jp/records/86967ea799408-cb25-4c5e-9951-147f9798bb38
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM12158036.pdf (2.5 MB)
2100年1月1日からダウンロード可能です。
|
Copyright (c) 2012 by the Institute of Electronics, Information and Communication Engineers
This SIG report is only available to those in membership of the SIG. |
|
| SLDM:会員：¥0, DLIB:会員：¥0 | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2012-11-19 | |||||||
| タイトル | ||||||||
| タイトル | 3次元FPGAアレイHPCシステムVocaliseの性能評価 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A 3D FPGA-Array HPC System "Vocalise" and its Performance Evaluation | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | 設計事例 | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 東京農工大学大学院工学府 | ||||||||
| 著者所属 | ||||||||
| 東京農工大学大学院工学府 | ||||||||
| 著者所属 | ||||||||
| 東京農工大学大学院工学府 | ||||||||
| 著者所属 | ||||||||
| 東京農工大学大学院工学府 | ||||||||
| 著者所属 | ||||||||
| 東京農工大学大学院工学府 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| The Graduate School of Engineering, Tokyo University of Agriculture and Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| The Graduate School of Engineering, Tokyo University of Agriculture and Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| The Graduate School of Engineering, Tokyo University of Agriculture and Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| The Graduate School of Engineering, Tokyo University of Agriculture and Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| The Graduate School of Engineering, Tokyo University of Agriculture and Technology | ||||||||
| 著者名 |
集, 祐介
× 集, 祐介
|
|||||||
| 著者名(英) |
Yusuke, Atsumari
× Yusuke, Atsumari
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 400 万システムゲート規模のFPGAを搭載し 3 次元方向に外部入出力端子を有す 10cm 角のカードを作成し，その基本動作は確認済みであるこのカードを3次元アレイ状に接続した High Performance Computing （HPC） システム Virtual Object by Conflgurable Array of Little Scalable Engine (Vbcalise) を構築している．本報告では，この HPC システムの通信回路について述べる．また，実際に本システム上にポアソン方程式演算回路を実装し，システム全体の演算性能と消費電力を測定した結果についても報告する． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | We have developed a 10cm square card with a three-dimensional I/O that installed a 4 million system gate scale FPGA and have already confirmed its basic operation. We are building a High Performance Computing (HPC) system constituted by connecting the card in the shape of a three-dimensional array. We called that HPC system as a Virtual Object by Configurable Array of Little Scalable Engine (Vocalise). In this report, the communication circuit of this HPC system is described. In addition, we implement a Poisson's equation arithmetic circuit on the system, and report its operation performance and power consumption. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
研究報告システムLSI設計技術（SLDM） 巻 2012-SLDM-158, 号 36, p. 1-6, 発行日 2012-11-19 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
