クロック周波数向上のための動作合成におけるコントローラ設計手法

• Item type: SIG Technical Reports(1)
• 公開日: 2012-11-19
• タイトル: クロック周波数向上のための動作合成におけるコントローラ設計手法
• タイトル / 言語: en
• タイトル: Controller Synthesis for Clock Improvement in Behavioral Synthesis
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 動作合成
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 立命館大学
• 著者所属: 奈良先端科学技術大学院大学
• 著者所属: 立命館大学
• 著者所属: 立命館大学
• 著者所属: 立命館大学
• 著者所属(英): en
• 著者所属(英): Ritsumeikan University
• 著者所属(英): en
• 著者所属(英): Nara Institute of Science and Technology
• 著者所属(英): en
• 著者所属(英): Ritsumeikan University
• 著者所属(英): en
• 著者所属(英): Ritsumeikan University
• 著者所属(英): en
• 著者所属(英): Ritsumeikan University
• 著者名: 祖父江, 亮哉; 原, 祐子; 稗田, 拓路; 谷ロ, 一徹; 冨山, 宏之
• 著者名(英): Ryoya, Sobue; Yuko, Hara-Azumi; Takuji, Hieda; Ittetsu, Taniguchi; Hiroyuki, Tomiyama
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: これまで，クロック周波数を改善するための，様々な動作合成の研究が行われているしかし，これらの研究はデータパスのみに焦点を置いており，多くの場合においてクリティカルパスとなる，コントローラとデータパスの両方にまたがるパスを改善することができない本論文では，このようなコントローラの遅延を改善する新たな動作合成手法， RT レベルリタイミングを提案する．本手法は，クリティカルパス上にある MUX の制御信号を計算する制御回路のみを対象とし，この制御信号を 1 つ前のサイクルで計算し，レジスタに格納するように改変する．これにより，これらの MUX はレジスタから制御信号を読み出せるようになり，制御関数の遅延を取り除くことができる．実験では， RT レベルリタイミングと従来のゲートレベルリタイミングを併用することにより，少ない面積オーバーヘッドで，ゲートレベルリタイミングのみを使用した場合よりも高いクロック周波数を達成した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper proposes a novel clock improvement technique in high-level synthesis (HLS). Based on a fact that most critical paths in HLS-generated circuits reside across the controller and the datapath, we try to reduce the delay of the controller by applying register retiming to parts of the controller at Register-Transfer (RT) level. This generates control signals given to multiplexers (MUXs) on critical paths and stores the signals to registers in the previous cycle, and then, feeds them to the MUXs directly from the registers when required. Experiments demonstrate that our RT level retiming can further improve clock frequency with small area overhead in all benchmark programs, when used with conventional gate-level retiming alone.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムLSI設計技術（SLDM）; 巻 2012-SLDM-158, 号 20, p. 1-6, 発行日 2012-11-19
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会