OpenCLによる行列乗算カーネル実装と性能評価

松本 和也^{1,a)} 中里 直人¹ Stanislav Sedukhin¹

概要:本稿では,OpenCL により実装した行列乗算 (GEMM: General Matrix Multiply) カーネルの性能 評価の結果を報告する.性能測定は二種類の GPU(Tahiti と Cayman) と二種類の CPU(Sandy Bridge と Bulldozer) で行った.我々が開発した GEMM コードジェネレータを用いて多数の GEMM カーネルを生 成し,その中から各プロセッサごとに最速なカーネルを選択することで,高速な倍精度行列乗算 (DGEMM) と単精度行列乗算 (DGEMM) カーネルを実装することを可能にした.GPU においては,我々の DGEMM 実装はピーク性能比の 80%を超える高い性能を達成した.

1. はじめに

行列-行列乗算は計算科学や計算機科学において様々な応 用があり,高速化が求められている基本演算の一つである. また,行列乗算は Level-3 BLAS (Basic Linear Algebra Subroutines)[1] の一つであり,GEMM (General Matrix Multiply) とも呼ばれる.GEMM は LAPACK (Linear Algebra PACKage)[2] や他の Level-3 BLAS ルーチン [3] の 実装においても利用できる.GEMM アルゴリズムの演算 密度 (Flops / Byte) はO(n) と高く,そのアルゴリズムの 規則性の高さもあり,GEMM はGPU のようなアクセラ レータによる高速化に向いている.そのため行列乗算を高 速化する試みは多々ある [4], [5], [6], [7].

OpenCL (Open Computing Language) は並列計算の ためのクロスプラットフォームなフレームワークであ り, OpenCL に対応しているあらゆる GPU や CPU 間 で OpenCL によるプログラムの移植性はある. しかし, OpenCL 言語で書かれたカーネルの性能移植性は通常はな く, 高速な OpenCL カーネルを実現するためには各々のプ ロセッサに応じた性能チューニングが必要がある. 本研究 では, 我々が開発した [8]GEMM の OpenCL カーネルコー ドを生成するコードジェネレータを用いて, 各種 GPU や CPU それぞれで高速な行列乗算カーネルの実装を実現す る. 本稿では, 次の二種の GPU と二種の CPU で性能評 価を行った結果を報告する.

- (1) AMD Tahiti GPU (Radeon HD 7970)
- (2) AMD Cayman GPU (Radeon HD 6970)
- (3) Intel Sandy Bridge CPU (Core i7 3960X)

^{a)} d8121101@u-aizu.ac.jp

(4) AMD Bulldozer CPU (FX-8150)

2. 行列乗算カーネル

BLAS[1] において,GEMM は $C \leftarrow \alpha op(A)op(B) + \beta C$ と定義される.ここで, $\alpha \geq \beta$ はスカラー値であり,A, Bと C はそれぞれ $m \times k$ 行列, $k \times n$ 行列, $m \times n$ 行列 である.そして,op(X) は非転置 (non-transposed) 行列 X または転置 (tranpossed) 行列 X^T をとり,実数型の GEMM は四種類の行列乗算 ($C \leftarrow \alpha AB + \beta C$ (以後 NN と呼ぶ), $C \leftarrow \alpha AB^T + \beta C$ (NT), $C \leftarrow \alpha A^T B + \beta C$ (TN), $C \leftarrow \alpha A^T B^T + \beta C$ (TT)) から成る.

実装したコードジェネレータはパラメタの組み合わせを 与えられたとき、それに対応した OpenCL で書かれた行 列乗算を行うカーネルコードを生成する.パラメタにはブ ロックサイズに関わるものと、行列データの読み込み方法 に関するものに大別される.本稿では高速な GEMM カー ネル生成に寄与するパラメタについてのみ記述し、コード ジェネレータに設定することができる全てのパラメタにつ いては説明しない.

2.1 行列乗算アルゴリズムのブロック化

単純な行列乗算アルゴリズムは三重ループから成るが, そのアルゴリズムを単純に OpenCL で実装しただけでは 高速化は達成できない.行列乗算アルゴリズムをブロック 化しプロセッサの階層化されたメモリを効率的に利用する ことは,高性能な実装を実現するには必須である.本研究 におけるコードジェネレータは,そのメモリの階層構造と OpenCL の実行モデルに適した二段階にブロック化した行 列乗算アルゴリズムを基にしたカーネルを生成する.

本研究では、OpenCL の仕様に合うようにプロセッサの

¹ 会津大学

The University of Aizu, Fukushima 965-8580, Japan



図 1 行列乗算 (*AB*+*C*) アルゴリズムをブロック化因数 *m*_l, *n*_l, *k*_l でブロック分割した際のイメージ ([8] の図 1 より転載)

メモリシステムを三層に抽象化している.その三層とはオ フチップメモリ (グローバルメモリ) とオンチップメモリ (キャッシュやローカルメモリ) とプライベートメモリ (レ ジスタファイル) である.大雑把に各メモリ層の特徴につ いて記述する.オフチップメモリは最大の容量を持つメモ リだがメモリバンド幅は最も狭い.プライベートメモリの メモリ容量は最小だがメモリバンド幅は最も広い.オン チップメモリはオフチップメモリとプライベートメモリの 中間的な特徴を持つ.

OpenCL の実行モデルはその三層のメモリシステムに沿 う. OpenCL のカーネルコードは C 言語を並列計算用に 拡張した OpenCL 独自の言語により記述される. OpenCL において最小の処理単位は work-item と呼ばれ,複数の work-item は work-group を構成する. 各 work-item のプ ライベートメモリは他の work-item からは不可視であるが, 同一 work-group 内の全ての work-item は並列的に同じ命 令を実行する. また各 work-group の work-item はローカ ルメモリ (AMD の GPU では LDS (local data store) と呼 ばれる) 内でデータを共有することができる. グローバル メモリは全ての work-item からデータの読み書きを行うこ とができるが, 同メモリ上で work-group 間のデータの共 有はできない.

二段階のブロック化をどのように行うかを指定するため に、行列のm,n,kの各次元ごとに大小異なる二種類のブ ロック化因数をコードジェネレータに指定できるようにし た.本稿では、大きい方のブロック化因数を m_l,n_l,k_l と 記し、小さい方のブロック化因数を m_s,n_s,k_s と記述する. 大きい方のブロック化因数 m_l,n_l,k_l により、図1に描かれ るように行列A,B,Cはブロック分割される.行列Cの各 $m_l \times n_l$ ブロックに関する処理は、単一の work-group に割 り当てられる.処理が割り当てられた work-group は行列 $A \circ m_l \times k$ ストライプと行列 $B \circ k \times n_l$ ストライプの積 を計算し行列 $C \circ m_l \times n_l$ ブロックに加算する.

我々の行列乗算アルゴリズムでは、そのストライプとス トライプの乗算はその最外部のループを k/k_l 回繰り返す (m, n, kはそれぞれ m_l, n_l, k_l の倍数の場合のみを考える). 毎回の繰り返しにおいておいて、work-group は $m_l \times k_l$ ブ ロックと $k_l \times n_l$ ブロックを掛けた積を $m_l \times n_l$ ブロック に足し合わせる。そのブロック同士の乗算において、各ブ ロックは小さい方のブロック化因数 m_s, n_s, k_s によりさら



図 2 ブロック同士の乗算をより小さなブロック化因数 m_s, n_s, k_s でさらにブロック分割した際のイメージ([8]の図2より転載)

にブロック分割される.図2にその乗算のイメージを示 す.行列*C*に関する $m_l \times n_l$ ブロックの $m_s \times n_s$ サブブ ロックの処理は、単一のwork-itemに割り当てられる.

2.2 行列データの読み込み方法の最適化

OpenCL では work-group 内のデータを共有するために ローカルメモリを使用することができる.特に GPU にお いては,ローカルメモリへのアクセス速度は L1 キャッシュ への速度より二倍速い.しかし,ローカルメモリを利用し た場合にはデータを同期させる必要があり,その同期にか かるオーバヘッドが発生するために,必ずしも共有メモリ を使用した方が良い訳ではない.そのため,入力行列 A,B それぞれのデータをローカルメモリで共有するかどうか を,コードジェネレータの入力パラメタとして指定できる ようにした.

OpenCL ではベクタ変数を用いることができる。例え ば,double2は2つの倍精度浮動小数点数から成るベクタ 変数を表す.ベクタ変数の幅(変数当たりの浮動小数点数 の数)を変化させることは性能に影響を与えるため,パラ メタの一つとした.

行列データを行優先で格納する場合は GEMM の四種類 の行列乗算の中では,TN 演算が最も高速となる傾向があ る.これは行列データをメモリから読み込む際の効率が最 も良いためである.実際,著者らの Tahiti GPU (Radeon HD 7970) における研究 [8] において,TN カーネルの最大 性能は 790 GFlop/s であり,NN カーネルの最大性能 689 GFlop/sより高い性能値が得られた.このTN カーネルが 最速という傾向は本研究で性能測定を行った全てのプロ セッサにおいて同様である.一つの高速な行列乗算カーネ ルがあれば,四種全ての GEMM 演算はそのカーネルを利 用できるように演算前にデータを並び替えることで実現で きるので,以後は TN カーネルの最適化に絞って説明する.

メモリ上の行列データの局所性を高め、メモリへのアク セスパターンを最適化する方法として、ブロック優先なレ イアウトにデータを格納する方法がある.入力行列 A,B のデータを格納する順序として行優先レイアウトに加え て、二種類のブロック優先なレイアウトもパラメタとして 指定することで使えるようにした.それらのデータレイア ウトを図3に示す(図は m×k 転置行列をブロック化因数 *m*_l, *k*_l でブロック分割した場合). 図 3(a) は行優先レイア ウト (ROW: row-major layout) であるが, 図 3(b) は列ブ ロック優先なレイアウトで各 k×ml 列ブロック内のデータ は行優先順に並んでいる. このレイアウトを列ブロックレ イアウト (CBL: column block layout) と呼ぶ. CBL では, $k \times m_l$ ストライプと $k \times n_l$ ストライプを TN カーネルで乗 算する際に必要なデータが連続したメモリ領域に格納され る.図 3(c) は行ブロック優先なレイアウトで k_l×m 行ブ ロックの各 $k_l \times m_l$ サブブロックのデータは行優先で並ぶ. このレイアウトを行ブロックレイアウト (RBL: row block layout) と呼ぶ. RBL でデータを格納することで, $k_l \times m_l$ ブロックと $k_l \times n_l$ ブロックを TN カーネルで乗算する際 には連続したメモリ領域にアクセスできるようになる.こ のようなブロック優先なレイアウトを使うことの有効性に ついては、シングルコア CPU においてではあるが調べら れている [9], [10].

3. 性能評価

この節では開発したコードジェネレータを使って生成 した DGEMM と SGEMM 実装の性能評価をした結果を 記す.性能測定は二種の GPU(Tahiti,Cayman) と二種の CPU(Sandy Bridge,Bulldozer) で行った.それらのプロ セッサの仕様と性能測定をした環境を表1に示す.オペ レーティングシステムは全て Ubuntu 10.04 で,コンパイ ルは gcc 4.6.2 で行った.本稿で述べる性能測定の結果 は,正方行列 (n = m = k) の場合のみである.また,性 能値にはホストメモリと OpenCL デバイスのメモリ間の データ転送にかかる時間は含んでいない.

3.1 TN カーネルの性能

開発したコードジェネレータにどのようなパラメタの組 み合わせを与えれば最も高速な TN カーネルを生成するこ とができるのかは明らかではない.本研究では、プロセッ サと精度ごとに一万以上の TN カーネルの組み合わせを試 し、その中で最高速なカーネルを選択した.それらの多数 の組み合わせは測定した性能値をフィードバックとする経 験則に基づき選んだ.そのフィードバックを基にしたパラ メタの組み合わせの決定法はまだ改良の余地がある.以下 は最速なカーネルを選択するための手順である.

- (1) 生成した各行列乗算カーネルの二点の問題サイズ (GPU では n=1536 と 4096, CPU では n=768 と 1536) での 性能を測定する.
- (2) (1) で調べたカーネルのなかで最も速い 50 カーネル の性能を詳細に測定する (8192 までの 256 の倍数の問 題サイズ n での性能測定を行う).
- (3) (2) で性能測定を行ったカーネルの中で最も高性能 なカーネルを選ぶ.

図4に上記手順により選択した高速なTNカーネルの演

算性能を示す (性能の単位は GFlop/s で, 行列サイズは 256 の倍数). 表 2 にそれらの TN カーネルを生成するのに設 定したパラメタの組み合わせと、カーネルの計測された最 大性能とピーク性能比を示す. Tahiti における DGEMM カーネルの最大性能が848 GFlop/sと性能測定を行った 四種のプロセッサの中では最も高く, そのピーク性能比 は 90%に達する.SGEMM カーネルの Tahiti での最大性 能は 2646 GFlop/s で, そのピーク性能比は 70%と実効効 率は DGEMM の場合より低い. Cayman での TN カーネ ルのピーク性能比は Tahiti の場合と比べると数パーセン ト落ちるが、ほぼ同じような性能傾向を示す.ただし、他 のプロセッサではデータレイアウトに CBL を使用するこ とが最適であったが、Cayman では ROW や RBL を使っ た方がより高い性能が得られた. GPU での結果に対して, Sandy Bridge と Bulldozer の両 CPU の行列乗算カーネル のピーク性能比は40%程度に止まった.この低い処理効率 の主な要因としては次の二つが考えられる.

- (1)本研究では、AMDのGPU向けに最適化した行列乗
 算カーネルの雛形をCPUに適用したため、その雛形がCPUに適していない。
- (2) CPU 向けの OpenCL 言語のコンパイラがまだ未成熟.

3.2 TN カーネルを利用する GEMM 実装の性能

高速な TN カーネルを利用できるようにするためには, TN カーネル実行前に入力行列 A, B のデータを対応する レイアウトにコピーしなければならない.四種類全ての GEMM 演算をサポートするには、行列転置しながらコピー するカーネルと転置なしで単純に対応するレイアウトにコ ピーするカーネルという二種類の OpenCL によるコピー カーネルが求められる. 例えば, NN 演算を TN カーネル を用いて行うためには、行列 A を転置しながらコピーし行 列 B を転置なしでコピーする必要がある.正方行列の場 合, 各コピーカーネルは n × n 行列をグローバルメモリ上 のメモリ領域から読み込み、読み込んだデータをグローバ ルメモリ上の別のメモリ領域に書き込む. コピーカーネル の時間計算量は O(n²) であり TN カーネルの時間計算量は O(n³) なので, 行列サイズが大きくなるにつれてコピー処 理にかかるオーバーヘッド時間の演算時間全体に占める割 合は相対的に小さくなる.

図 5 にそのコピーカーネルと最速な TN カーネルを組 み合わせて実現させた我々の GEMM 実装の演算性能を示 す. この図では各種プロセッサにおける NN 演算の実装 の性能を比較している. Tahiti において,行列サイズ n が 6400 のときに DGEMM 実装は 823 GFlop/s の最大性能 を記録した (ピーク性能比は 87%).また,SGEMM 実装 は n = 7424 のときに 2541 GFlop/s(67%のピーク性能比) という最大性能が得られた.表3 に DGEMM と SGEMM 実装の性能を測定した結果をまとめた.表ではプロセッサ



(a) 行優先レイアウト (ROW) (b) 列ブロックレイアウト (CBL) (c) 行ブロックレイアウト (RBL)
 図 3 行列データの格納レイアウト. これは *m*×*k* 転置行列を *m_l*, *k_l* のブロック化因数でブロック分割した場合.

Code name	Tahiti	Cayman	Sandy Bridge	Bulldozer	
Product name	HD 7970	HD 6970	Core i 7 $3960\mathrm{X}$	FX-8150	
Core clock speed [GHz]	0.925	0.88	3.3	3.6	
Number of compute units (cores)	32	24	6	8	
Max DP operations / clock	1024	768	48	32	
Max SP operations / clock	4096	3072	96	64	
Peak DP performance [GFlop/s]	947	676	158.4	115.2	
Peak SP performance [GFlop/s]	3789	2703	316.8	230.4	
Global memory size [GB]	3	2	-	-	
L2 cache size [kB]	768^{a}	512^{a}	256^{b}	2048^{c}	
L1 cache size [kB]	16^{b}	8^{b} 32^{b}		64^c	
Local memory size [kB]	64^{b}	32^b	-	-	
OpenCL SDK	AMD APP 2.6	AMD APP 2.6	Intel SDK 2.0	AMD APP 2.7	
AMD Catalyst Driver version	12.3	11.11	-	-	
SP: Single-precision	3P: Single-precision ^a : Size per processor				
DP: Double-precision	Double-precision ^b : Size per compute unit (core)				

SDK: Software Development Kit

^c: Size per two cores

表 1 プロセッサ仕様と性能測定環境

ごとに我々の実装の性能とベンダライブラリに含まれる GEMM ルーチンの性能とを比較している.GPUにおいて は,我々の実装は四種の GEMM 演算のタイプにほとんど よらず安定した性能を発揮し,ベンダライブラリのものよ り高い性能を達成した.それに対して CPU では,我々の OpenCL による実装はベンダライブラリを上回る演算性能 を得ることができなかった.

4. 関連研究

Du ら [6] は OpenCL により行列乗算カーネルを実装し た. 彼らの AMD の Cypress GPU(Radeon HD 5870) に対 する実装は,列優先 (column-major) に行列データが並ん でいると想定したもので,その場合に高速な NT カーネ ル (行優先では TN カーネルと同等) を利用できるように 行列データを演算前にコピーしている.我々の場合とは異 なり CBL や RBL などのブロック優先なレイアウトは用 いていない.彼らの倍精度 NN 演算実装の最大性能は 308 GFlop/s(ピーク性能比は 69%) と報告されている.

Nakasato[7] は, Intermediate Language (IL) により行列

乗算カーネルを実装した.彼らの Cypress における倍精度 TN カーネルの最大性能は 472 GFlop/s である.本研究で は Cypress においては詳細な性能評価は行わなかったが, 我々の GEMM コードジェネレータを用いて生成した Cypress で最速な TN カーネルは最大で 513 GFlop/s(94%の ピーク性能比)の性能を記録している.性能チューニングの 仕方も深さも異なるので単純には比較できないが,OpenCL でも IL というアセンブリレベルの言語による実装と同等以 上の性能が Cypress の DGEMM 演算の場合では得られた.

コードジェネレータは自動チューニング機構の主な構成 要素の一つであり、本研究でも高速な行列乗算カーネルを 生成するために簡易な自動チューニングを行った.自動 チューニングは最適に近い GEMM 実装を実現するために 有効な技術であり、CPU の BLAS ルーチンの自動チュー ニングを行う ATLAS (Automatically Tuned Linear Algebra Software) ライブラリはよく知られている [14].また, Kurzak ら [4], [15] は CUDA(Compute Unified Device Architecture) 対応の GPU 向けに GEMM 実装の自動チュー ニング機構を開発した.彼らの SGEMM 実装 (NN 演算)



Precision	Processor	m_l,n_l,k_l	m_s, n_s, k_s	Vector^a	\mathbf{Shared}^{b}	$Layout^c$	Perf. [Gflop/s]	Efficiency
DGEMM	Tahiti	64,16,16	4,4,2	2	В	CBL,CBL	848	90%
	Cayman	$32,\!64,\!256$	8,4,2	2	-	CBL,ROW	566	84%
	Sandy Bridge	16,8,4	$16,\!8,\!4$	4	-	CBL, CBL	60	38%
	Bulldozer	32,4,8	$4,\!4,\!8$	2	-	CBL, CBL	43	37%
SGEMM	Tahiti	128,128,256	$16,\!8,\!4$	4	-	CBL,CBL	2646	70%
	Cayman	128,64,32	$16,\!4,\!4$	4	-	RBL,RBL	1845	68%
	Sandy Bridge	16,32,128	8,4,4	4	-	CBL, CBL	124	39%
	Bulldozer	64,8,8	$4,\!8,\!8$	4	-	CBL,CBL	92	40%

a. Width of vector variables.

b. Matrix whose data are shared in local memory.

c. Data layout for matrices A, B, respectively.

表 2 最速な TN カーネルの生成するためにコードジェネレータへ与えたパラメタとそのカー ネルの最大性能とピーク性能比

		Tahiti		Cayman		Sandy Bridge		Bulldozer	
Precision	Operation	Ours	$Vendor^a$	Ours	$Vendor^a$	Ours	$Vendor^b$	Ours	$Vendor^c$
DGEMM	$\alpha AB + \beta C$	823	612	532	369	53	122	36	50
	$\alpha A B^T + \beta C$	826	413	534	268	52	123	35	50
	$\alpha A^T B + \beta C$	826	623	525	404	52	122	36	50
	$\alpha A^T B^T + \beta C$	831	598	528	366	52	124	36	50
SGEMM	$\alpha AB + \beta C$	2541	1496	1694	1073	108	275	76	100
	$\alpha AB^T + \beta C$	2505	906	1708	646	107	274	77	102
	$\alpha A^T B + \beta C$	2601	1796	1688	1336	108	275	81	103
	$\alpha A^T B^T + \beta C$	2530	1493	1706	1075	107	276	80	102

^a: AMD Accelerated Parallel Processing Math Libraries (APPML) clBLAS 1.8.269 [11]

^b: Intel Math Kernel Library (MKL) 10.319 [12]

^c: AMD Core Math Library (ACML) 5.1.0 [13]

表3 各種プロセッサにおける我々の GEMM 実装とベンダライブラリの GEMM ルーチンの 最大性能 (単位は GFlop/s)

の最大性能は 1125 GFlop/s(36%のピーク性能比) と報告 されている [15].

5. おわりに

本研究は、開発した GEMM コードジェネレータを利用 することで、倍精度行列乗算 (DGEMM) と単精度行列乗 算 (SGEMM) を高速に行う OpenCL によるカーネルを各 プロセッサごとに実装することを目指した. GPU におい ては最大性能のピーク性能比が DGEMM カーネルで 80%, SGEMM カーネルで 65%を超え高い性能が得られた. し かし、CPU の場合のピーク性能比は 40%程度に止まった. コードジェネレータを改良し、GPU だけでなく CPU でも より高性能な行列乗算カーネルを生成できるようにするこ とは今後の課題である.

参考文献

- Basic Linear Algebra Subprograms Technical Forum: Basic Linear Algebra Subprograms Technical (BLAST) Forum Standard, available from http://www.netlib.org/blas/blast-forum/blasreport.pdf (2001).
- [2] Anderson, E., Bai, Z., Bischof, C., Blackford, S., Dem-

mel, J., Dongarra, J., Croz, J. D., Greenbaum, A., Hammarling, S., McKenney, A. and Sorensen, D.: *LAPACK User's Guide*, Society for Industrial and Applied Mathematics, Philadelphia, PA, USA, 3rd edition (1999).

- [3] Kågström, B., Ling, P. and van Loan, C.: GEMM-based level 3 BLAS: High-performance model implementations and performance evaluation benchmark, ACM Transactions on Mathematical Software, Vol. 24, No. 3, pp. 268– 302 (1998).
- [4] Kurzak, J., Tomov, S. and Dongarra, J.: Autotuning GEMM kernels for the Fermi GPU, *IEEE Transactions on Parallel and Distributed Systems*, available from http://dx.doi.org/10.1109/TPDS.2011.311 (2012 (in press)).
- [5] Tan, G., Li, L., Triechle, S., Phillips, E., Bao, Y. and Sun, N.: Fast implementation of DGEMM on Fermi GPU, Proceedings of 2011 International Conference for High Performance Computing, Networking, Storage and Analysis (SC '11), Seattle, WA, USA, ACM (2011).
- [6] Du, P., Weber, R., Luszczek, P., Tomov, S., Peterson, G. and Dongarra, J.: From CUDA to OpenCL: Towards a performance-portable solution for multi-platform GPU programming, *Parallel Computing*, Vol. 38, No. 8, pp. 391–407 (2011).
- [7] Nakasato, N.: A fast GEMM implementation on the Cypress GPU, ACM SIGMETRICS Performance Evaluation Review, Vol. 38, No. 4, pp. 50–55 (2011).
- [8] Matsumoto, K., Nakasato, N. and Sedukhin, S. G.: Implementing a code generator for gast matrix multiplica-



tion in OpenCL on the GPU, Auto-Tuning for Multicore and GPU (ATMG) Workshop, Fukushima, Japan (2012 (accepted)).

- [9] Prasanna, V. K., Park, N. and Hong, B.: Tiling, block data layout, and memory hierarchy performance, *IEEE Transactions on Parallel and Distributed Sys*tems, Vol. 14, No. 7, pp. 640–654 (2003).
- [10] Gustavson, F. G.: New generalized data structures for matrices lead to a variety of high performance algorithms, *Proceedings of the 4th International Conference on Parallel Processing and Applied Mathematics* (*PPAM '01*), LNCS, Vol. 2328, pp. 418–436 (2002).
- [11] AMD Inc.: AMD Accelerated Parallel Processing Math Libraries (APPML) (online), available from http://developer.amd.com/libraries/appmathlibs (accessed 2012.06.27).
- [12] Intel Corp.: Math Kernel Library from Intel (online), available from http://software.intel.com/enus/articles/intel-mkl (accessed 2012.06.27).
- [13] AMD Inc.: AMD Core Math Library (ACML) (online), available from http://developer.amd.com/libraries/acml (accessed 2012.06.27).
- [14] Whaley, R. C., Petitet, A. and Dongarra, J. J.: Automated empirical optimizations of software and the AT-LAS project, *Parallel Computing*, Vol. 27, No. 1-2, pp. 3–35 (2001).
- [15] Kurzak, J., Luszczek, P., Tomov, S. and Dongarra, J.: Preliminary results of autotuning GEMM kernels for the NVIDIA Kepler architecture - GeForce GTX 680, LAPACK Working Note 267, available from http://www.netlib.org/lapack/lawnspdf/lawn267.pdf (2012).