競合検出単位の細粒度化によるトランザクショナルメモリの高速化

• Item type: SIG Technical Reports(1)
• 公開日: 2012-07-25
• タイトル: 競合検出単位の細粒度化によるトランザクショナルメモリの高速化
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: トランザクショナルメモリ
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 名古屋工業大学
• 著者所属: 名古屋工業大学／現在，株式会社デンソー
• 著者所属: 名古屋工業大学
• 著者所属: 名古屋工業大学
• 著者所属: 名古屋工業大学
• 著者所属(英): en
• 著者所属(英): Nagoya Institute of Technology
• 著者所属(英): en
• 著者所属(英): Nagoya Institute of Technology / Presently with DENSO CORPORATION
• 著者所属(英): en
• 著者所属(英): Nagoya Institute of Technology
• 著者所属(英): en
• 著者所属(英): Nagoya Institute of Technology
• 著者所属(英): en
• 著者所属(英): Nagoya Institute of Technology
• 著者名: 堀場匠一朗; 浅井宏樹; 江藤正通; 津邑公暁; 松尾啓志
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: マルチコア環境における並列プログラミングでは，共有リソースへのアクセス制御にロックが広く利用されてきたが，その場合，デッドロックの発生や並列性の低下等の問題がある．そこで，ロックを用いない並行性制御機構としてトランザクショナル・メモリ （TM） が提案されている．これをハードウェアで実現する HTM では，トランザクション内で発生したリードおよびライトアクセスの情報をキャッシュライン単位で記憶するため，他のトランザクションでアクセスされた変数とは異なる変数にアクセスしたとしても，それらの変数が同一キャッシュライン上に配置されていた場合，競合として判定されてしまう．そこで本稿では，競合の検出単位を細粒度化し，本来競合ではないアクセスが競合として検出されてしまうことを防止する手法を提案する．評価の結果，既存手法に比べて，最大 89.4%，16 スレッドで平均 26.3% の実行サイクル数の削減を確認した．
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告計算機アーキテクチャ（ARC）; 巻 2012-ARC-201, 号 1, p. 1-10, 発行日 2012-07-25
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会