ディレクトリの余剰エントリを利用した CMP向け分散キャッシュの効率化

藤枝 直輝^{1,a)} 吉瀬 謙二¹

受付日 2011年10月7日, 採録日 2012年2月5日

概要:チップマルチプロセッサ (CMP) においてキャッシュの効率的な利用は重要な課題となってきて いる.キャッシュの容量を柔軟に利用するアプローチの1つとして、Distributed Cooperative Caching (DCC)のように、占有キャッシュをベースとしながらも、あるコアのキャッシュから追い出されたライ ンを別のコアのキャッシュへと移動可能とする構成が提案されている.DCC では、コア間のコヒーレン スを制御するために分散化されたディレクトリを用いる.本論文では、このディレクトリがキャッシュの 利用効率を損なわないようにいくらかの余剰エントリを持っていることに注目し、これらのエントリが持 つ情報を利用してキャッシュから追い出されたラインの移動を制御する方式である ASCEND (Adaptive Spill Control with extra ENtries of Directory)を提案する.評価の結果、8 コアで 2 つの並列アプリケー ションを同時に動作させた場合、移動可能なラインをすべて移動する場合と比べて性能が平均で 1.5%、最 大で 16.9%向上した.また、16 コアで 4 つの並列アプリケーションを同時に動作させた場合では、平均で 1.5%、最大で 14.0%の性能向上を達成し、アプリケーションの組合せごとに最適なラインの移動割合を 知っていたと仮定した、DCC の理想的な性能に近い性能を得た.

キーワード:プロセッサアーキテクチャ,チップマルチプロセッサ,キャッシュパーティショニング,ディレクトリキャッシュ

A Method for Efficient Use of CMP Cooperative Caching with Extra Entries of Directory

NAOKI FUJIEDA^{1,a)} Kenji Kise¹

Received: October 7, 2011, Accepted: February 5, 2012

Abstract: How to use caches in chip multiprocessors (CMPs) efficiently has been an important problem. One of the approaches for efficient use of cache capacity is based on private caches and allows evicted lines from one core transfering (or spilling) to another core, such as Distributed Cooperative Caching (DCC). DCC has distributed directories to maintain coherence among cores. In this paper, we focus on a fact that the directories have some extra entries to prevent efficiency degradation. From this, we propose a new scheme for controlling replication named ASCEND (Adaptive Spill Control with extra ENtries of Directory). Our evaluation shows that the speedup over DCC with 100% spill is 1.5% on average and 16.9% at a maximum when running 2 parallel applications at the same time with 8 cores. ASCEND also improves performance by 1.5% on average and 14.0% at a maximum with 16-core settings, which is near the optimal performance DCC would show if it knew the best spilling rate for each application mix.

Keywords: processor architecture, chip multiprocessor, cache partitioning, directory cache

 ¹ 東京工業大学大学院情報理工学研究科 Graduate School of Information Science and Engineering, Tokyo Institute of Technology, Meguro, Tokyo 152-8552, Japan

^{a)} fujieda@arch.cs.titech.ac.jp

1. はじめに

プロセッサ内に複数のコアを搭載し、スレッドレベル 並列性を利用してプロセッサのスループットを向上させ る CMP (Chip Multiprocessor) は、今や広く用いられて いる.キャッシュを搭載する CMP では、そのレイテンシ を低く抑えつつ、ワークロードごと、あるいはコアごとに 異なるキャッシュへの要求に対して、柔軟に対応すること が求められる.特に、今後プロセッサ内に搭載されるコア 数が増加すれば、それらすべてのコアが単一のワークロー ドを実行することはまれで、多種多様な要求を持つ複数の ワークロードをチップ内で同時に実行するケースがますま す増加していくと考えられる.

ラストレベルキャッシュ (LLC) に着目すると, それぞれ のコアが独立した LLC を持つ占有キャッシュと LLC をす べてのコアで共有する共有キャッシュとに分類できる.占 有キャッシュは共有キャッシュよりもレイテンシを低く抑 えることはできるものの,容量の柔軟性に劣る.一方,共 有キャッシュは容量を最大限に活用できるものの,リモー トのキャッシュアクセスが増加するために,占有キャッ シュと比べた平均のレイテンシが大きい.そのため,これ らの利点を組み合わせたキャッシュ構成が提案されてい る [1], [2], [3], [4].

こうした両方の利点を活かした構成のうち、Cooperative Caching (CC) [1] などでとられているアプローチでは、占 有キャッシュをベースとしつつ、あるコアを追い出された キャッシュラインを別のコアへと移動させることで、共 有キャッシュの利点を追加する.これにより、自コアの キャッシュに頻繁にアクセスしてレイテンシを低く保った まま、他のコアの利用していないキャッシュ領域を借りる ことでキャッシュ容量への要求のばらつきに対応すること を可能としている.

CC では,集中化された Coherence Engine と呼ばれる 機構がディレクトリを集中管理することでコア間のコヒー レンシを制御している.しかし,集中化された構造へのア クセスの集中から,この構造はコア数のスケーラビリティ を阻害する.これを改善するために提案されているのが Distributed Cooperative Caching (DCC) [5] である.分散 化された Distributed Coherence Engine (DCE) のそれぞ れが,アドレス空間のインタリーブされた一部分のコヒー レンシを制御する.

本論文では、この DCE が持つディレクトリが、キャッ シュの利用効率を損なわないためにいくらかの余剰エン トリを持っていることに注目する.我々はこれらの余剰エ ントリが持つ情報を捨てずに保持しつづけ、これを利用し てキャッシュから追い出されたラインの移動を制御する 方式である ASCEND (Adaptive Spill Control with extra ENtries of Directory)を提案する.メニーコア シミュレータを用いて8コア・16コア環境で DCC との性 能比較を行う.キャッシュに対する要求が異なる複数のア プリケーションを同時に実行させたときに、ASCEND が アプリケーションやコアごとの異なる要求を正しく検出し、



図 1 Distributed Cooperative Caching の構成 Fig. 1 Organization of Distributed Cooperative Caching.

キャッシュ領域を借りたいコアが、利用していないキャッ シュ領域を持つコアに対して優先的にラインを移動させる ことで、キャッシュの利用効率を高め、性能を向上させる ことができることを示す.これにより、ASCENDの有効 性を明らかにする.

本論文の構成を述べる.2章で提案手法のベースアーキ テクチャである DCC について解説し,DCC がディレクト リに余剰エントリを持つことと,その必要性について述べ る.3章で提案手法である ASCEND について述べ,4章で その評価を行う.5章で本研究に関連する研究について言 及し,6章で本論文をまとめる.

2. 背景

2.1 Distributed Cooperative Caching

図1に、ベースとなる Distributed Cooperative Caching (DCC) [5] の構成を示す.各コアは Processing Element (PE) およびL1, L2 のキャッシュを持ち, L2 がラストレベ ルキャッシュとする.以後特に言及のない場合,単にキャッ シュといった場合はL2 キャッシュを意味する.DCC は, 分散化された Distributed Coherence Engine (DCE) を持 つ.これらは何らかのインターコネクトによってメインメ モリ,および各コアへと接続される.DCE はディレクト リキャッシュ (以下,本論文では単にディレクトリと記述 する) である.それぞれの DCE はアドレスでインタリー ブされたディレクトリの一部分を持っており,すなわち, アドレス空間の一部分のコヒーレンス制御を司っている. DCE の個数はコアの個数とは独立である.

図2を用いて,DCCの動作について解説する.コアの 数とDCEの数はともに8とする.まず,キャッシュおよ びDCEのエントリに空きのある場合を仮定する.動作例 (a)は、コア1が自コアのキャッシュにミスし、必要とす るラインを持っているコアも存在しない場合である.コア 1は、必要とするラインの物理アドレスから一意に定めら れるDCEへと要求を送信する.ここでは対応するDCE はDCE2であったとする.DCE2は要求されたラインに対 応するディレクトリを検索する.しかしながら、DCE2は



図 2 Distributed Cooperative Caching の動作例 Fig. 2 Working example of Distributed Cooperative Caching.

要求されたラインに対応する有効なエントリを持っていない. そのため,空きエントリを1つ割り当て,タグなどの 情報を書き込み,メインメモリへと必要とするラインを要 求する. その後,メインメモリが必要なライン(データ) をコア1へと供給する.

一方,要求されたラインがいずれかのコアに保持されて いることもある.動作例(b)は,必要とするラインがコア 2のキャッシュに存在する場合である.動作例(a)と同様 にDCE2はディレクトリを参照する.今度は有効なエント リが存在しているので,該当するラインを持つコアを調べ る.これにより,コア2のキャッシュ内に所望のデータが 存在することが分かる.したがって,コア2へと要求を転 送するとともに,コア1が当該ラインの共有者となるよう にディレクトリを修正する.コア2は転送された要求を受 信し,キャッシュ間転送によりコア2の持つラインをコア 1へと転送する.この場合,メインメモリへのアクセスが 発生せず,コア1のアクセスレイテンシが削減される.

次に、コア1が自コアのキャッシュにミスし、ラインを 格納したいセットに空きのラインが存在しない場合の動 作例を(c)に示す.必要とするラインを格納するために、 セットのうちある戦略(ここではLRU(Least Recently Used)とする)に従ってラインが追い出される.Cooperative Caching の特徴は、このとき、追い出されたラインを 別のコアへと移動できることである.このラインの移動は Spillとも呼ばれる.ラインの移動を行う場合は、コアが その移動先を定める.キャッシュ間転送を行うと同時に、 DCEにラインの移動を通知する.もしこのとき、移動先 のコアがラインを格納するセットに空きのラインが存在し なければ、ラインの移動が連鎖しないように、移動された ラインを受け入れるために追い出されるラインは単に無効 化またはライトバックされる.動作例(c)ではコア2が 移動先として選択され、コア2がラインを格納するセット に空きのラインが存在しないとする.コア1は自らの持つ データをコア2へと転送し、そのラインを無効化する(矢 印 Spillで示される).コア2はコア1からのデータの受け 入れ先ラインを無効化またはライトバックして、転送され たラインを格納する(矢印 Invalidate).コア1が要求した ラインは、コア1が無効化したラインへと格納される(矢 印 Read).

DCCではある1つのラインの連続した移動は1回まで に限られる. すなわち, ラインがあるコアを追い出されて 別のコアに移動した後、使用されないまま再び追い出され たら,そのラインはチップから追い出される.これを実現 するために、DCCの各ラインは最後にラインを使用してか らラインを移動したかを表す追加のビットを持っている. このビットはラインの移動が行われると1にセットされ、 PEによって使用されると0にクリアされる.もしライン が追い出されるときにこのビットが1であれば移動は行 われず、そのラインは単に無効化またはライトバックされ る.また,他のコアと共有しているラインもラインの移動 を行わない、なぜなら、このようなラインは別のコアに移 動するまでもなくチップ内の他のコアが持っているためで ある.以降では、他のコアと共有していないラインで、最 後に PE によって使われたあとまだ移動をしていない(ラ インを移動したかを表すビットが0である)ラインのこと を,移動可能なラインと呼ぶ.

2.2 余剰ディレクトリエントリの必要性

前節で述べた3つの動作例に続いて,動作例(d)にDCE の対応するセットに空きのエントリが存在しない場合を示 す.図1の動作例(a)と同様に、コア1はDCE2に要求 を送信する.DCE2は対応するディレクトリのエントリを 参照しようとする.しかし、DCE2は要求されたラインに 対応する有効なディレクトリエントリを持っておらず、し かも新たなエントリを格納するための空きエントリも持っ ていない.この場合、対応するセットの任意のエントリを 選択して、エントリに対応したラインを持つすべてのコア に対して対応するラインの無効化、あるいはライトバック の要求を行い、当該のエントリを無効化する.ここでは対 応するラインがコア2とコア8によって共有され、いず れのコアも該当するラインへの書き込みはしていないと すると、DCE2はコア2とコア8へと無効化を送信する. DCE2が必要とする新たなエントリは、この無効化された エントリへと格納される.なお、以降では特に言及のない 場合、その際のエントリの選び方はLRUによる.

このようなディレクトリのエントリ不足によるキャッ シュラインの無効化は本来起きていなかったものであるか ら,頻繁に無効化が起きることはキャッシュの利用効率や 性能に悪影響を及ぼす. DCC ではディレクトリのエント リ数や連想度はキャッシュのライン数や連想度とは独立し て設定できるため、以下にあげる2つの方法のいずれかを 用いて、こうした無効化を回避する.1つは、キャッシュ の総ライン数に対して、ディレクトリの総エントリ数をあ る程度大きく設定することである.これは文献 [5] でも採 用されている方法であり、文献 [5] ではディレクトリの総 エントリ数をキャッシュの総ライン数の2倍に設定して いる.もう1つは、ディレクトリの総エントリ数をキャッ シュの総ライン数と同じ値に設定し、かつディレクトリの 連想度を、キャッシュの連想度 × コア数とすることであ る.後者の方法では本質的にラインの無効化を防ぐことが できるものの、コアの数に比例した大きな連想度を設定す る必要があり、スケーラビリティを損なうことになる [5]. そのため前者の方法で無効化を回避することとする.

ディレクトリのエントリ数を大きく設定する際,あまり にも大きな値を設定することは,資源の増加に見合った性 能改善を見込めないばかりか,ディレクトリへのアクセス レイテンシを増加させることにつながる可能性さえある. そのため,これらのトレードオフを適切にとる,すなわち 適切なディレクトリのエントリ数を選択する必要がある.

キャッシュの総ライン数に対してディレクトリの総エン トリ数をどの程度とればよいかを確認するため、予備評価 を行った. 4.1 節で後述する 8 コア・2 アプリケーション、 DCE100 の構成において、DCE のディレクトリエントリ 数のみを変化させて、性能がどのように変化するかを測定 する.

予備評価の結果を図3に示す. 横軸はキャッシュの総 ライン数に対するディレクトリの総エントリ数の割合で ある.ここではキャッシュの総ライン数を32,768 ライン



図 3 ディレクトリの谷重が性能に与える影響 Fig. 3 Influence of directory size upon performance.

と設定しているため、ディレクトリの総エントリ数は横軸 75%の場合で24,576エントリ、175%の場合で57,344エン トリである.縦軸には横軸175%の場合と比較した相対性 能を示す.横軸175%の場合、ディレクトリのエントリ不 足に起因するキャッシュラインの無効化はほとんど発生し ておらず、ここでの性能はディレクトリのエントリ数を無 限大としたときとほぼ等しい.HMeanは、全15種類のア プリケーションの組合せに対する性能の調和平均を示す. HHは、すべての組合せのうち横軸138%以上での性能低 下が最も大きかった姫野ベンチマーク2つの組合せにおけ る性能を示す.

ディレクトリのエントリ数がキャッシュのライン数より も少ない横軸75%や88%の領域では、データの大半が1つ のコアでのみ使用されることが多い場合、すなわち、ディ レクトリのエントリとキャッシュラインとがほぼ1対1で 対応する場合、ディレクトリのエントリ数の減少がほぼそ のまま有効なキャッシュラインの減少として現れる.その ため、アプリケーションの組合せによっては性能を大きく 損ねる場合がある.また、エントリ数をライン数と同じか やや多くとった場合でも、DCEのインタリーブやセット の割り振りによってセット間で利用されるエントリ数に偏 りが生じる.これによりやはり多くの無効化を発生させ、 キャッシュの利用率を低下させている.さらにエントリ数 を増加させ、ディレクトリのエントリ数をライン数の1.5 倍(150%)としたときに、初めてすべてのアプリケーショ ンで性能への悪影響が0.2%を下回る結果となった.

ディレクトリの1エントリの大きさは、物理アドレスの ビット幅や搭載するコア数に依存するが、予備評価のセッ ティングでは50ビット前後である。一方、キャッシュの 1ラインはデータだけで512ビットに達するので、ディレ クトリの1エントリとの差は10倍以上になる。したがっ て、ライン数の1.5倍のエントリをディレクトリに持たせ たとしても、追加の記憶容量はキャッシュの容量に換算す れば5%以下であり、それほど大きくない。以上のことか ら、DCE内のディレクトリにキャッシュライン数の1.5倍 程度のエントリを持たせることは妥当な選択である。以降 では、特に言及のない場合、ディレクトリの総エントリ数 はキャッシュライン数の1.5倍とする.しかしながら,こ うした際に少なくともキャッシュライン数の半分(0.5倍) のディレクトリエントリは未使用のままとなっている.こ の領域を有効に利用することができないだろうかという考 えが,本論文のモチベーションである.

3. ASCENDの提案

3.1 ASCEND の基本方針

本章では、前節で議論した DCE の余剰エントリを利 用して、キャッシュラインの移動を制御する方式である ASCEND (Adaptive Spill Control with extra ENtries of Directory)を提案する. ASCENDでは、無効化されたディ レクトリエントリへの参照回数などをカウントし、キャッ シュラインの移動が良い効果を生むと考えられるコアに移 動の権利を与える. また、ラインの移動が悪影響を及ぼす と考えられるコアはラインの移動先として選ばれにくくす る. これらを組み合わせることで、キャッシュの利用効率 を高め、プロセッサ性能の向上を狙う.

キャッシュラインが無効化されてチップから追い出され るとき,これらのラインに対応するディレクトリのエント リもまた無効化される.このとき,エントリの状態は無効 とするものの,そのエントリが持つタグの情報は消去せず 保持しつづけるものとする.そのタグは後々新たなエント リが必要となったときに置き換えられる.そうすると,無 効化されたディレクトリのエントリが持つタグの集合は, 最近チップから追い出されたキャッシュラインに対応する タグの集合となる.そのため,これらのエントリへの再度 の参照を検出・計測すると,どのコアがチップから追い出 されたデータをすぐに再利用するのかを判定できる.すな わち,こうした再参照の多いコアを検出し,そのコアが追 い出したラインを優先的に他のコアへと移動させることに より,プロセッサの性能を向上させることができると考え られる.これが ASCEND の基本方針である.

3.2 ASCENDの構成

ASCEND における DCE の構成を図 4 に示す. それぞ れの DCE に対して,ディレクトリのアレイとコヒーレ ンス制御のためのコントローラに加え, Spiller Selector





と Receiver Controller と呼ばれる 2 つの機構を追加する. Spiller Selector は、ラインの移動が良い効果を生むと考 えられるコアに移動の権利を与えるための機構である. Receiver Selector は、ラインの移動が悪影響を及ぼすと考 えられるコアがラインの移動先として選ばれにくくするた めの機構である.これらはコア数に比例したいくつかのカ ウンタまたはレジスタを持つ.

DCC では,追い出されるラインが移動可能なラインで あれば,コアがその移動先を決定し,DCE に移動を行う ことが通知される.それと異なり,ASCEND では移動可 能なラインを実際に移動するかどうか,また移動する場合 のラインの移動先はDCE が判定する.追い出されるライ ンが移動可能であれば,DCE はコアに移動先を通知して, コアはキャッシュ間転送によりラインを移動する.もしそ うでなければ,DCE は移動不許可であることをコアに通 知する.この場合,追い出されるラインは無効化またはラ イトバックされる.

ASCEND ではまた, 無効化されたエントリの扱い方に 軽微な変更と, ディレクトリに1つ追加の状態が必要であ る.これについては 3.3 節で述べる.また, ASCEND に よって追加された機構の詳細については, Spiller Selector は 3.4 節, Receiver Selector は 3.5 節で述べる.

3.3 無効化されたエントリの扱いと I参照

ASCENDでは先に述べたとおり、キャッシュラインが チップから追い出されて対応するディレクトリのエントリ が無効化されても、そのエントリが持つタグの情報はその まま保持しておく.そして、ディレクトリが参照されると きには、有効なエントリだけではなく、無効化されたエン トリに対してもタグの比較を行う.もしタグが一致するエ ントリが存在すれば、そのエントリが選択される.そうで なければ、まず無効なエントリが存在するかどうかを調べ、 無効なエントリがあれば、その中から任意のエントリが選 ばれる.以降では特に言及のない場合、その際のエントリ の選び方はLRUによる、すなわち最も早く無効化された エントリを選択することとする.タグが一致するエントリ も無効なエントリも存在しない場合は、図2(d)で説明し た、ディレクトリ不足によるキャッシュラインの無効化が 行われる.

こうしてエントリが選択されたときに ASCEND で注目 するのは,無効化されたエントリが選択され,かつタグが 要求するものと一致した場合である.以降ではこのような 無効化エントリへの再度の参照を I 参照(I-Reference) と呼ぶこととする.I参照を多く発生させるコアは,チッ プから追い出されたデータをすぐに再利用している可能性 が高い.したがって,I参照の回数は 3.4 節で述べる移動 を行うコアの選択の際に利用される.

ASCEND ではまた、あるアプリケーションが高速にな





る一方で、別のアプリケーションの性能がきわめて悪化す るといった、不公平な性能向上を避けるために、ラインの 移動が悪影響を及ぼすと考えられるコアの検出を行う.こ の悪影響の予測のために、ラインの移動を受け入れたこと により直接的にチップから追い出されるライン, すなわち 図 1 の動作例 (c) において矢印 Invalidate で表した追い 出しに注目する.もしもこのラインが移動可能なラインで あれば、これによってチップからラインが追い出されたと き,該当するディレクトリのエントリを無効化すると同 時に、そのことが分かるようにマーキングしておく、これ は、ディレクトリの状態を1つ増やすことにより実現でき る. そして, これらのラインへの I 参照を押し出された I 参照 (Extruded I-Reference) として他の I 参照と区別 する.押し出された I 参照を多く発生させるコアは、ライ ンの移動を受け入れたことにより性能に悪影響を受けて いるおそれが大きい.なぜならば,押し出された I 参照を 引き起こしたエントリに対応するラインは、他のコアから のラインの移動を受け入れなかったとしたら、まだ自らの キャッシュ内に残っていた可能性があるためである.した がって、押し出された I 参照の回数は 3.5 節で述べる移動 先コアの選択の際に利用される.

図5と図6に,ここまでに述べた無効化エントリのタ グ保持と,I参照検出の例を示す.簡単のために,各コア は2つのキャッシュライン,各DCEは3つのディレクト リエントリを持つものとし,各行が1つのラインまたはエ ントリに対応する.各行は最近使われたものが上にくるよ うに並べ替えられている.英大文字1字と数字1字の組合 せでタグを表現し,タグの数字が奇数のラインはDCE1に より,偶数のラインはDCE2によりコヒーレンスを管理さ れるものとする.DCEのエントリの左側のフィールドは ディレクトリの状態であり,E(Exclusive)が1つのコア



図 6 無効化されたタグを保持しつづける場合の遷移と, I 参照の例 Fig. 6 Transition of tags when invalidated tags are preserved, and example of I-References.

にのみ所持されている状態, I (Invalid) と I' が無効化さ れた状態を表す. コヒーレンシプロトコルには MOESI を 用いるため, ディレクトリはこのほかにも M, O, S の状 態を持つが, 図には該当するエントリは存在しない. コア からの要求を受けたラインは白黒を反転して示す. なお, 以後の説明に必要のないキャッシュの状態などのフィール ドは図からは省いている.

初期状態を(a)とする. コア1はライン A1, A2 を持 ち, コア2はライン B2, B4 を持つ. A1 は DCE1 により 管理され, A2, B2, B4 は DCE2 により管理されている. また, (a)の段階ではいずれのコアも他のコアへのライン 移動を許可されていないとする.

初めに、図5に示す、無効化されたタグの情報を保持し ない場合の遷移を示す.状態(a)から、コア1がA3へ の要求を発したとする.A3がメインメモリから読み出さ れるとともに、A1がコア1から追い出され無効化される. 以上により(b)の状態になる.次に、コア1がA1への要 求を発すると、今度はA1が読み出され、A2が無効化され る.ここまでが(c)の状態である.続いて、コア1がA4 への要求を発する.A4がメインメモリから読み出され、 A3がコア1から追い出される.ただし今度は、コア1は 追い出されたラインの移動を許可されているとしよう.A3 はコア2へと移動され、その影響でコア2のLRUである B2は無効化される.以上により状態は(d)に示すとおり となる.最後に、コア2がB2を要求する.B2がメインメ モリから読み出され、B4が無効化される.その状態は(e) に示すとおりとなる.

今度は,図6に示す,無効化されたタグを保持しつづけ る場合の遷移を示す.状態(a)と状態(b)の間でA1が コアから追い出され,無効化される.このとき,無効化さ れたタグの情報はそのまま保持しつづける. すると,状態 (b) では DCE1 はタグ A1 に関する「無効化された」とい う情報を持っていることとなる. ここから再びコア 1 から A1 への要求が発生し, DCE1 を参照すると, 無効化され た A1 に関するエントリがヒットする. これが I 参照であ る. ASCEND では, これをコア 1 による I 参照として記 録する.

次に,状態(c)と状態(d)との間でコア2はコア1か らのラインA3を受け入れる.これにより,B2がコア2か ら追い出されて無効化される.このときB2は,ラインの 移動を受け入れたことにより直接無効化されたラインであ り,なおかつコア2によって利用されていたラインである. したがって,DCE2ではそのことを状態I'を使ってマーキ ングしておく.この状態から再びコア2がB2を要求する と,DCE2で無効化かつマーキングされたB2に関するエ ントリがヒットする.これが押し出されたI参照である. ASCENDでは,これをコア2による押し出されたI参照 として記録する.(a)から(e)までの各状態を図5と比 較すると分かるとおり,ASCENDではディレクトリ中の 無効化された部分だけに変更を加えており,有効なエント リには何の影響も与えない.

3.4 Spiller Selector

移動を行うコアを選択するには、I参照の回数を用いる. 先に述べたとおり、I参照の回数が多いコアはチップから 追い出されたデータをすぐに再利用している可能性が高 く、ラインの移動を許可するのに適している.逆に、I参照 の回数が少ないコアはワーキングセットの大きさがキャッ シュに収まっている小さいアプリケーションを動作させて いるか、あるいはストリーム処理のように1度使ったデー タをほとんど再利用しないアプリケーションを動作させて いると考えられる.こうしたコアにラインの移動を許可し ても性能向上の可能性は乏しく、逆に他のコアへの悪影響 となる可能性すらある.そのため、このようなコアにはラ インの移動を許可しない.

この方針に基づき定式化を行う.各 DCE が個別に,自 らの持つディレクトリで発生した I 参照の回数をカウン トしていく.ある閾値を定め,一定期間内の I 参照の回数 がその閾値以上であれば,次の期間ではラインの移動を 許可する.そうでなければ,次の期間ではラインの移動 を行わない.閾値は,各コアの I 参照回数を $I_1, I_2, ..., I_N$ とすると,定数 k を用いて, $(\sum_{i=1}^{N} I_i)/N \times k + 1$ と定め る.これは I 参照回数の平均値の定数倍に 1 を加えた値で ある.ただし,N/k が整数となるように k を定めるとす る.したがって,コア a がラインの移動を許可する条件は $I_a \ge (\sum_{i=1}^{N} I_i)/N \times k + 1$ である.これを変形すると,

$$(N/k-1) \times I_a - \left(\left(\sum_{i=1}^N I_i \right) - I_a \right) \ge N/k \tag{1}$$



図 7 移動を行うコアの選択機構 Fig. 7 Organization of Spiller Selector.

式 (1) で X = N/k - 1, $I_o = (\sum_{i=1}^{N} I_i) - I_a$ とおくと, $X \times I_a - I_o \ge X + 1$ となり,両辺が整数であることを利 用して,以下の式を得る.

$$X \times I_a - I_o > X \tag{2}$$

式 (2) もまたコア a がラインの移動を許可する条件である.また,式 (2) より自コアの I 参照回数 I_a と他コアの I 参照回数 I_o , それと定数 X とを利用することで,条件の 判定が可能である.

たとえば、コア数 N = 8, k = 4/5とおき、I 参照回数の 総和を 1,000 とすれば、閾値は 1000/8 × (4/5) + 1 = 101 となる.また、式 (2) にこれらをあてはめると、X =N/k - 1 = 9より、コア a がラインの移動を許可され る条件は、 $9I_a - I_o > 9$ となる、先に求めた閾値 101 を I_a に代入すれば、 $I_o = 1000 - 101 = 899$ であるから、 $9I_a - I_o = 909 - 899 = 10 > 9$ となり、この場合は移動が 許可される条件を満たしている。

以上をもとに,図7にSpiller Selectorの構成を示す. 各DCEに対して,コアの数と同数のI参照カウンタ(I-Reference Counter),および移動の許可を表す1ビットの フラグ(Spill Permission Bit)を追加する.I参照が発生 するごとに,それを引き起こしたコアのI参照カウンタは 定数Xだけ加算され,そうでないコアのI参照カウンタ は1つデクリメントされる.I参照カウンタのチェックは 一定期間ごとに行われる.I参照カウンタの値をXと比較 し,Xよりも大きければ移動許可のビットを1とする.そ うでなければ移動許可のビットを0とする.

コアが DCE にラインの移動要求を発すると, DCE は要 求を発したコアに対応する移動許可のビットを確認する. ビットが1であればラインの移動を許可し,移動先を後述 する Receiver Selector で決定する.もしここでビットが0 であったらラインの移動は許可されず,この要求はコアか らの単なるライン無効化・ライトバックの通知と同じよう に扱う.いずれの場合でも,DCE は適切にディレクトリ を更新する.

3.5 Receiver Selector

移動先コアの選択の割合は,主に押し出された I 参照の 回数を利用して決定する.押し出された I 参照の回数の多 いコアは,他のコアのラインを受け入れることによって性 能に悪影響を受けている可能性が高いが,その度合いは 元々のオフチップアクセスの回数がどれだけあったかに依 存する.たとえば,他のコアのラインを受け入れたことに よるミスの増加が 100 回であっても,元々のミスが 100 回 なのか,あるいは 10,000 回なのかでは,性能に与える影響 は大きく異なる.そのため,判定に用いる閾値はオフチッ プアクセスの回数に対する割合で定めることとする.

また、コアがラインの移動を許可されている場合、他コ アのラインを受け入れることによる性能への悪影響が、自 コアのラインを移動することによる性能の向上によってカ バーされていることがある.このことを考慮するために, 他のコアへと移動したラインがヒットしたことも検出・計 測する. DCC では1つのラインが2回以上別のコアへと 繰り返し移動されることがないよう、他のコアへの移動を 行ったかどうかの情報は、キャッシュやディレクトリの状 態の中にすでに含まれている. そのため, この検出は押し 出されたI参照の場合とは違い、追加のディレクトリの状 態を必要としない.また、押し出された I 参照が自コアの L2 ヒットをミスに変えるものであることに対し,他のコア へと移動したラインのヒットは、ミスを他コアの L2 ヒッ トへと変えるものである.このレイテンシ変化の差分の違 いを考慮して,他のコアへと移動したラインのヒットは, 押し出されたI参照よりも判定に与える影響が少し小さく なるようにする.

以上の方針に基づいて定式化を行う.あるコアが性能に 悪影響を受けていると判定する条件は,各 DCE でコアご とに計測した,自らの持つディレクトリで発生した押し出 された I 参照の回数(Eと表す),他のコアへと移動したラ インのヒットの回数(Hと表す),オフチップアクセスの 回数(Oと表す),そして定数 l と,閾値のオフチップアク セスの回数に対する割合 t とを用いて,

$$E - H \times l > O \times t \tag{3}$$

と表す. この式を変形し, X = l/t, Y = 1/t とおくこと により, 次式を得る.

$$-X \times H - O + Y \times E > 0 \tag{4}$$

ただし, *l*, *t* は *X*, *Y* がともに整数となるように定めるものとする.すなわち,式(4)より *E*, *H*, *O* の各回数,および定数 *X*, *Y* を用いることで,整数演算のみで条件の判定が可能である.

この条件が真である,すなわち性能に悪影響を受けてい ると判定されたコアは,ラインの移動先コアとして選択さ れる確率を徐々に小さくしていき,そうでないコアの選択



図 8 移動先コアの選択機構 Fig. 8 Organization of Receiver Selector.

される確率を, 逆に徐々に大きくしていく.

以上をもとに、図8にReceiver Selectorの構成を示す. 各DCEに対して、コアの数と同数の公平度カウンタ(Fairness Counter)、コアの数よりも1つ多い移動先の選択確率 カウンタ(Receive Probability)を持つ.また、実際に個々 の移動先を決定するための、重み付きラウンドロビン方式 の移動先セレクタ(Weighted Round-Robin)が各DCEに つき1つ存在する.公平度カウンタは、他のコアへと移動 したラインのヒットのたびに定数Xだけ減算され、オフ チップアクセスのたびに1つデクリメントされ、押し出さ れたI参照のたびに定数Yだけ加算される.公平度カウンタ の値が0より大きいかをチェックし、0より大きければそ のコアは性能に悪影響を受けていると判定して、選択確率 を後述する方法に従って減少させる.もし0以下ならば性 能への悪影響はないと判定して、選択確率を増加させる.

選択確率カウンタはコアごとに割り振られる.また,更 新機構(Probability Updater)はコアに割り振れる残りの カウンタの値を保持する.このカウンタは,移動先を決定 するときには,移動をしない決定をする確率(No Spill) としても用いられる.これらのカウンタの総和は一定であ る.すなわち,あるコアにカウンタの値を割り当てれば, 残りのカウンタの値はその分だけ減少する.逆に,あるコ アがカウンタの値を解放すれば,残りのカウンタはそれだ け増加する.

選択確率カウンタの更新の際に考慮する点は2つであ る.1つは,現在のカウンタの値が大きいものほど大きく 変動させることである.カウンタの値が変化したときに与 える影響は,現在のカウンタの値が大きくなるほど相対的 に小さくなる.そのため,変化に対する反応が鈍化してし まう.それを補正するために大きく変動させる.もう1つ は,移動許可を持つコアと持たないコアがともにカウンタ



図9 選択確率カウンタの更新の例

Fig. 9 Example of update process of receive probability.

の増加を求めた場合,移動許可を持たないコアを優先する ことである.これにより,選択確率カウンタの更新方法を 以下のように定める.ただし,手順が早いものほど優先さ れ,同一手順におけるコア間の優先順位はランダムに決定 する.

- (1) すべてのコアは,現在のカウンタの値 /8 だけカウン タの値を解放する.
- (2)公平度カウンタの値が0より大きいすべてのコアは、
 現在のカウンタの値/8+1だけカウンタを解放する。
- (3)公平度カウンタが0以下で、移動許可を持たないすべてのコアは、現在のカウンタの値/4+1だけカウンタを割り当てる。
- (4)公平度カウンタが0以下で、移動許可を持つすべての コアは、現在のカウンタの値/4+1だけカウンタを割 り当てる。

除算の結果はすべて剰余を切り捨てる.カウンタの増減 値を求める際に4や8で除算を行うが,これは除算をビッ トシフトのみの小さなハードウェアで実現するためである. また,初期状態では,すべてのコアの選択確率カウンタの 値は0,残りのカウンタの値は選択確率カウンタのビット 幅で表せる最大の値とする.

図9に選択確率カウンタの更新の例を示す.ここではコ アの数を4、カウンタのビット幅を5ビットとする.その ため、カウンタの総和はつねに31となる.更新前のカウ ンタの値は3である.また、コア4だけがコアの移動を 許可されているとし、コア2だけが公平度カウンタの値が 0より大きかったとする.まず手順(1)で各コアがカウン タの値をそれぞれ1、1、0、0だけ解放する.手順(2)で 公平度カウンタが0より大きいコア2がカウンタの値を1 解放する.これにより残りのカウンタの値は6になる.手 順(3)で移動許可を持たないコア1とコア3にそれぞれ 4、2を割り当てる.手順(4)では移動許可を持つコア4に 1を割り当てようとするが、すでに残りのカウンタが0で あるので割当ては発生しない.以上により、更新後のカウ ンタの値はコア1から順に16,6,6,3となる.更新前の カウンタの値が大きかったコア1の変動が大きく,またコ ア1,3,4がカウンタの増加を求めたときに,移動許可を 持たないコア1とコア3の選択確率が優先的に増加してい る.よって,この更新方法で先に述べた考慮すべき点をと もに解決している.

選択確率カウンタの値をもとに,個々のラインの移動 先は重み付きラウンドロビン方式[6]の移動先セレクタに よって決定する.重み付きラウンドロビン方式では,要素 が選択される割合をもとに,ある期間の間に要素が選択さ れる回数を割り出し,その回数を守って選択を行う.たと えば,要素 A, B, Cが5:3:2の選択割合を持つとすれば, 5+3+2=10回の選択を1つの期間とし,その間に A が 5回, Bが3回, Cが2回選択されるように要素を選択し ていく.

重み付きラウンドロビン方式の移動先セレクタは,選択 確率カウンタの値で初期化される内部カウンタを持つ.あ るラインが4.4節で述べたSpiller Selector によって移動を 許可されたら,一番大きな内部カウンタを持つものを1つ 選択し,それに対応したコアを移動先として決定する.あ るいは,NoSpillに対応するカウンタが選択されたら,移動 を行わない決定をする.ただし,ラインの移動元にあたる コアは移動先の選択からは除外される.そのうえで,選択 された内部カウンタの値をデクリメントする.もしも内部 カウンタの値がすべてゼロになったならば,内部カウンタ の値を選択確率カウンタの値でリセットする.移動先(あ るいは移動不許可)が決定したら,DCEがコアにそのこと を通知するとともに,該当するディレクトリを更新する.

4. 評価

4.1 評価環境

本論文における性能評価には、メニーコアプロセッサシ ミュレータ SimMc [7] に対し、キャッシュ、ディレクトリ その他の拡張を施したものを用いる.表1に、主要な評価 パラメータの一覧を示す.

図 10 (a) は、計算コア 8 個の場合における評価対象の メニーコアの構成である.全体は 5×5の 25 ノードから 構成され、各ノードはルータによってメッシュ状に接続 されている.ノードのうち座標(0,0)のノードが主記憶 にアクセス可能なメモリノード、(1,1)~(4,1)、(1,3)~ (4,3)の計 8 ノードは DCE に相当するコヒーレンスノー ド、(1,2)~(4,2)、(1,4)~(4,4)の計 8 ノードはコアお よび L1、L2 キャッシュを持つ計算ノードであり、残りの ノードはルータだけを持つパスノードである.計算ノード のうち、左側 4つ (x \leq 2)が第1のアプリケーションを、 右側 4つ (x \geq 3)が第2のアプリケーションを、それぞれ 並列に実行する.DCE は、キャッシュタグをコヒーレンス ノードの個数で割った剰余によりインタリーブされる.な

種類	パラメータ	値	
計算ノード	プロセッサコア数	8 or 16	
	プロセッサ	インオーダ, L1 ヒット時の IPC=1	
	ISA	MIPS32	
キャッシュ	ブロックサイズ	64 B	
	L1 I/D キャッシュ	各 8 KB, 2-way	
	L2 キャッシュ	256 KB, 8-way, 10 cycles, inclusive	
	DCE エントリ	6,144 エントリ, 12-way	
	コヒーレンスプロトコル	MOESI をもとに変更	
主記憶	レイテンシ	200 cycles	
ネットワーク	トポロジ	2 次元メッシュ	
	ルータ	5入力5出力,2仮想チャネル	
		X-Y 次元順ルーティング	
	ホップレイテンシ	3 cycles	
	リンク幅	16 B/cycle	

表 1 評価パラメータ Table 1 Evaluation parameters.



Fig. 10 Organization of target many-core for evaluation.

お, 文献 [5] では, 各々の DCE は1つのコアとともにルー タに接続される構成をとっている(すなわち, ルータが 6 入力 6 出力となる)が,本論文では拡張前の SimMc の計 算ノードの構成をそのまま利用できるよう,コアと DCE とを別ノードに離して配置している.

計算コア16個の場合では,図10(b)に示すとおり,全体が縦方向に拡張された5×9の45ノード構成となる. そして,左上4つの計算ノードが第1の,右上4つが第2の,左下4つが第3の,右下4つが第4のアプリケーションを実行する.

評価では,DCCを比較対象や評価のベースラインとす る.移動可能なラインのうち,0%(まったく移動しない), 25%,50%,75%,100%(すべて移動させる)のラインを 移動させる設定を,それぞれDCC0,DCC25,DCC50, DCC75,DCC100と呼ぶこととする.さらに,上記5つ の設定のうち,各々のアプリケーションの組合せにおいて 最高の性能を示すものを,DCCOptと呼ぶ.これはすな わち,DCCがアプリケーションの組合せごとに最適なラ インの移動割合を知っていたと仮定した場合の理想的な 性能を表している.本評価において,性能の向上率は Fair Speedup (FS) [8],すなわち各アプリケーションの実行時 間比の調和平均で表す.また,必要なデータの初期化にか かる部分は実行時間から除外する.各アプリケーションは, DCC0において実行時間がほぼ等しくなるようにループの 回数などを調整している.さらに,規定のループ回数を実 行し終えたアプリケーションは,それまでの実行サイクル 数を記録して,すべてのアプリケーションが規定のループ 回数を実行し終えるまで実行を続ける.

なお、ASCEND における移動を行うコアの判定、および 移動先コアの選択確率変動の判定は、25万サイクルごとに 行う.選択確率変動の判定周期を短くすると、アプリケー ションの挙動変化への対応が素早くなるものの、サンプリ ングエラーにより判定の正確さが低下する.また、Spiller Selector のパラメータ $k \ge 4/5 \ge 1$, Receiver Selector の パラメータ $l \ge 3/4$, $t \ge 1/16 \ge 2$ 込る. これらのパラメー タはラインの移動や受け入れの積極性に影響を与える. k

名前	内容	主なパラメータ	並列化
dijkstra	最短経路探索	160 ノード	タスク並列
equation	equation solver kernel [9]	384 要素平方	データ並列
himeno	姫野ベンチマーク [10]	サイズ XS	データ並列
mm	行列積	256 要素四方	データ並列
qsort	クイックソート	360 K 要素	データ並列





Fig. 11 Effects of cache size on benchmarks for evaluation.

を大きくするとラインの移動許可の閾値が大きくなり,ラ インを移動する積極性が減少する.*l*を大きくすると他の コアへと移動したラインのヒットが重視されるようになり, また*t*を大きくするとラインの移動により性能に悪影響を 受けていると判定する閾値が大きくなり,いずれの場合で もラインを受け入れる積極性が増加する.これらの積極性 が小さいと,ラインの移動により性能が向上するケースを 見落とす場合がある.一方で,あまり積極性を大きくする と,ラインの移動が悪影響を与えて性能を低下させる.こ れらの判定間隔やパラメータの決定には,このようなバラ ンスを考慮して,いくつかの異なるパラメータを用いて評 価を行い,最適なものを採用している.

Spiller Selector, Receiver Selector のカウンタのビット 幅は, I 参照カウンタのビット幅を8ビット,公平度カウ ンタのビット幅を10ビットとし,選択確率カウンタのビッ ト幅は8コア実行時で6ビット,16コア実行時で7ビッ トとする. I 参照カウンタ・公平度カウンタのビット幅は, 十分大きな幅をとったときとほとんど同じ判断を下すため に必要な小さい値としている.また,選択確率カウンタの ビット幅は変化の粒度と変化への対応の速さとのバランス を考慮して決定した.これらのセレクタを追加したことに より増加する記憶容量は,8コア実行時でDCEあたり252 ビット,16コア実行時でDCEあたり526ビットである. これはディレクトリのエントリ数に換算すると約5~10エ ントリに相当し,ディレクトリ全体 (DCEあたり6,144エ ントリ)と比べて十分小さい.

ベンチマークには表2で示す5種類を用いる.これらは すべて4コアの実行に合わせて並列化を施している.これ ら5種類のベンチマークの中から重複を許して2つ,また は4つを選択し,評価のための1つのセッティングを構成 する. セッティング名は, 選択した各々のベンチマークの 頭文字を並べたものとする. たとえば, dijkstra と qsort の 組合せはセッティング DQ と呼び, mm が 2 つと himeno, qsort の組合せはセッティング MMHQ と呼ぶ. ここで, ア プリケーションの順序を入れ替えただけのもの (たとえば, DQ と QD, MMHQ と HMMQ) は同一のセッティングと してカウントする. したがって, セッティングの数は 2 ア プリケーションの場合 15 種類, 4 アプリケーションの場合 70 種類となる.

評価に用いるベンチマークにおけるキャッシュの特性 は、図 11 に示すとおりである.これは、L1 サイズを固定 し、L2 サイズの容量およびウェイ数を増減させた場合の、 キャッシュヒット率、および相対性能の変化についてまと めたものである. 横軸にはウェイ数 (すなわち容量)、縦軸 はL2 キャッシュヒット率、または容量 8 ウェイ (256 KB) の場合を 1 とした相対性能である.

各ベンチマークの特性について概説する.

- dijkstra ワーキングセットのサイズが L2 キャッシュと 比べて小さく,他のコアからのラインの移動を受け入 れやすいベンチマークである.
- equation ワーキングセットのサイズが L2 キャッシュよ りも大きく,周期的にアクセスされるデータが多く含 まれているベンチマークであり,キャッシュサイズを 増加させていくとある点から急激にヒット率・性能と もに上昇する.すなわち,他のコアヘラインを移動す ることで大きな利益を得られるベンチマークである.
- himeno ワーキングセットのサイズがL2キャッシュよりもずっと大きく、キャッシュサイズの増加に対して 緩やかにヒット率・性能が上昇する.したがって、他のコアヘラインを移動する利益は equation よりも小

さい.

- mm ワーキングセットのサイズが8ウェイの場合の容量 にほぼ等しく、それよりも小さい容量で性能が大きく 低下している.すなわち、他のコアからのラインの移 動を受け入れにくいベンチマークである.
- qsort ワーキングセットのサイズが L2 キャッシュよりも やや大きく、その特性がコアによる、あるいは時間経 過による変化が比較的大きいベンチマークである.

4.2 8 コア・2 アプリケーションの場合

図 12 に、8 コア・2 アプリケーションの場合における, DCC100 と ASCEND の DCC0 に対する性能向上比を示 す. 横軸はセッティング名で, ASCEND の DCC0 に対す る性能向上比が高いものが右側にくるように並べ替えを 行っている. 右端は調和平均である. DCC0 から DCC100 までの間で,移動確率を固定した場合に最も性能向上比の 調和平均が高かった DCC100 をここでは性能の比較対象 としている.

DCC100, すなわち移動可能なすべてのラインを他コア へ移動する DCC と比べて, ASCEND は平均 1.5%の性能 向上を得た.特に, セッティング EM, すなわち Equation Solver と行列積の組合せにおいては, DCC100 と比較して 16.9%の性能向上を達成した.

このセッティングについてさらに細かく挙動を分析す



- 図 12 8 コア・2 アプリケーションにおける, ライン移動を行わな い場合に対する性能変化
- Fig. 12 Performance over DCC without spilling in 8 cores, 2 applications.

る. 図 13 に, Equation Solver と行列積とのそれぞれに ついて,設定を DCC0, DCC100, ASCEND とで変化さ せたときのキャッシュヒット回数とミス回数と性能の変 化を示す. グラフの縦軸は設定名を表す. 棒グラフの横 軸(上の軸)は,それぞれのコアで自コアでのL2 ヒット (Local Hit),他コアでのL2 ヒット (Remote Hit),L2 ミ ス (Miss)が発生した回数である.1設定につき4本の棒 グラフがあり,それぞれのグラフが1つのコアに対応して いる.単位は1,000回である.折れ線グラフの横軸(下の 軸)は,DCC0を1としたときの相対性能である.

図 13 の DCC0 と DCC100 とを比較すると, Equation Solver ではラインの移動により他コアでのヒットが大幅に 増加し、性能が約28%向上した.しかしながら、行列積 ではラインの受け入れによるキャッシュミスの増加が性 能に与える影響が大きく、性能は約31%低下した.これ が全体の Fair Speedup では 10% 強の低下を招いた原因と なっている.一方, DCC100とASCENDとを比較すると, Equation Solver の性能は約26%の向上とほぼ同程度に保 ちつつも、行列積の性能低下は約10%と大きく改善され、 Fair Speedup でも約 5%の向上を果たした. ASCEND で は、行列積の中でも特に1つのコアにのみ重点的にライン の移動を受け入れさせる挙動が見られた、これは、ライン の移動を受け入れることによる性能低下の影響が大きいコ アとそうでないコアとが存在しているためと考えられる. 前者のコアへのラインの移動を極力避け、行列積への性能 の悪影響を最小限に抑えたことが, ASCEND が全体の性 能を引き上げた要因である.

4.3 16 コア・4 アプリケーションの場合

図 14 に, 16 コア・4 アプリケーションの場合におけ る, ASCENDのDCC100に対する性能向上比, および AS-CENDとDCC25~DCC100, およびDCCOptのDCC0に 対する性能向上比を示す. 横軸はセッティングを表し, そ れぞれ性能向上比が高いものが右側にくるように並べ替え を行い, 各点を折れ線で結んだグラフを示している. 縦軸 はグラフ (a)がDCC100を基準とした, グラフ (b)が



Fig. 13 Relationships of method to cache hit/miss and performance.



図 14 16 コア・4 アプリケーションにおける, (a) 全ラインを移動する場合, (b) ライン移動 を行わない場合, に対する性能変化



DCC0 を基準とした性能向上比である. グラフ (a) では 前節と同様に,移動確率を固定した場合に DCC0 と比べた 性能向上の調和平均が最も高かった DCC100 を,性能の比 較対象としている.

4アプリケーションの場合での ASCEND の性能向上は, 平均で 1.5%, 最高では 14.0% (セッティング MMME) と なった. グラフ(b)より DCC の各設定における性能の 変化を見ると、移動するラインの割合を減少させるにつ れて、ベストケースにおける性能向上、ワーストケースに おける性能悪化ともに小さくなっていく様子が見られる. DCCOpt, すなわちセッティングごとにこれらの中から 最適な移動割合を知っていると仮定した場合においては, DCC100を選択するセッティングが全体の約半数の33個, DCC0を選択するものが全体の約1/4の17個であり,残り の19個はその中間のDCC25, DCC50, またはDCC75を 選択している. このうち DCC0 以外を選択する領域, すな わちグラフ(b)の右側 3/4の領域においては、ASCEND は理想的な DCC の設定に近い性能を達成している.また, DCCOpt が DCC0 を選択する領域, すなわち左側 1/4 に おいては、押し出されたI参照を検出するために少数のラ インを移動させることから、性能のオーバヘッドが発生す る. しかしながら, こうしたオーバヘッドも DCC25, す なわち全体の1/4のラインを移動した場合よりもやや小さ な値に抑えることができている.

4.4 DCE の個数による影響

DCC や ASCEND のデザインにおいては DCE の個数, すなわちディレクトリをどれだけ分散して持つかもまた 考慮すべきポイントである. DCE の個数を減少させると, DCE のインタリーブによって生じる負荷の偏りが減少する ため,必要な余剰エントリは減少する. しかしながら,少 数の DCE にアクセスが集中することによりレイテンシの 増大が問題となる. このことより, DCC のデザインにおい ては適切な DCE の個数を選択する必要がある. ASCEND を適用した場合においては, DCE の個数を少なくするこ とで、1つの DCE がより広いアドレス空間のディレクト リ情報を持つために、性能予測の精度が向上すると考えら れる.一方で、余剰エントリの割合が減少し、より短い期 間に無効化されたラインの情報しか参照できなくなる.こ れは性能予測の精度に悪影響を及ぼしうる.

DCEの個数を変化させた際の影響を評価するため,図10 の構成からいくつかのコヒーレンスノード (DCE) をパ スノードに置き換え、その代わりにそれぞれが持つディ レクトリのエントリ数を適切に増加させる. そのうえで、 どのように性能が変化するかを評価する.この評価では、 図 10 の 8DCEs 構成,図 10 より (1,1), (1,3), (4,1), (4,3) をパスノードに置き換えた 4DCEs 構成,4DCE 構 成からさらに(2,3),(3,3)を置き換えた 2DCEs 構成, そして(2.1)以外のすべての DCE を置き換えた 1DCE 構成の4種類の配置について、それぞれ DCC0, DCC100, ASCEND における実行時間を計測する. DCE あたりのエ ントリ数は、総エントリ数が等しくなるように変更する. すなわち, 4DCEs 構成では 8DCEs 構成の 2 倍の 12,288 エントリ, 2DCEs 構成ではその2倍の24,576エントリ, 1DCE 構成ではさらにその2倍の49.152 エントリとする. いずれの場合も DCE のディレクトリの連想度は、8DCEs 構成のときと同じ 12-way とする.

各構成における性能評価を行った結果を図 15 に示す. グラフのそれぞれの棒の名前は,手法名と DCE 数をス ラッシュ区切りで並べて,ASCEND の 8DCEs 構成なら ば ASCEND/8 のように表現している. 横軸はセッティン グ名で,図 12 と同じ順に並べ替えを行っている. 縦軸は DCC0/8,すなわち 8DCEs 構成でラインの移動を行わな い場合と比較した相対性能である.DCC0 の各構成におけ る性能はグラフに現れるほど大きくないため,省略して いる.各構成の DCC100 と ASCEND との性能を比較し た場合,DCE 数を減少させるにつれその差が大きくなり, 1DCE 構成では性能差は平均 2.1%,最高で 17.8%となっ た.これは,DCE の個数が少なくなればなるほど,また ラインの移動が加わることによりラインの更新が頻繁に



図 15 各構成を 8DCEs 構成・ラインを移動しない場合と比較した相対性能 Fig. 15 Performance over DCC with 8DCEs organization and no spilling.

なればなるほど、ネットワークの混雑が性能に与える影響 が大きくなることに起因する.ASCEND がラインの移動 が有効と思われるものに移動を限定することで、混雑を緩 和する効果が得られたものと考えられる.ネットワークの 混雑を考慮した場合、すなわち DCC0/8 をベースとした 場合の ASCEND の性能は、ネットワークが混雑する前の 2DCEs 構成の場合が最大となり、8DCEs 構成と比べてさ らに 0.1%の性能向上を得た.

5. 関連研究

DCC のように占有キャッシュをベースにラインの移動 を可能とするキャッシュ構成においては,移動をどのよう に制御すればキャッシュの利用効率を高められるかについ てさまざまな先行研究がある.

Adaptive Selective Replication (ASR) [11] では, 確率 的にラインの移動の可否を決定するための機構を持ち、そ の確率をパフォーマンスカウンタから得られた性能予測 をもとに変化させることによって、適応的なラインの移動 を行う.確率的に移動を制御する考え方は,ASCENDの Receiver Selector と類似する. ASR ではラインの移動先 コアに対する考慮はしていないが, ASCEND の Receiver Selector では、ラインの移動割合と同時に、移動先として 選択されるコアの割合を決定することで、これに対応し ている. Dynamic Spill-Receive (DSR) [12] では, 各コア はラインを移動する Spiller と、そのラインを受け入れる Receiver とに二分される. 一部のセットを利用してキャッ シュミス数を測定し、よりミス数が少なくなるように各コ アがいずれかの戦略をとる. DSR はミス数に合わせて細 かく戦略を変更し、非常に良い性能を得る.しかしながら、 コヒーレンス制御にスヌーピングを前提としており,一部 のセットに対してすべてのコアが発したキャッシュミスを 検出しなければならず、コア数が増加した際のスケーラビ リティが問題となる. Cooperative Cache Partitioning [8] のように、OSと協調してソフトウェアベースの複雑なパー ティショニングを行う方式も提案されている. Cooperative Cache Partitioning では空間的だけではなく、時間的にも

パーティショニングを行うことが大きな特徴である. すべ てのコアがキャッシュラインの移動によって同様に利益を 得られる状況で,一時的にわざとパーティションに偏りを 持たせることで,公平さを保ちながら全体の性能を向上さ せることができる.

ASP-NUCA [13] や Elastic Cooperative Caching (ElasticCC) [14] のように,各コアのキャッシュを占有領域と共 有領域とに仮想的に分割する方式も提案されている.この 方式では,追い出されたラインは必ず移動先コアの共有領 域に格納されるため,占有領域のデータは他のコアによっ て悪影響を受けることがない.そのため,占有領域を適切 に設定することで,ラインを受け入れることによる性能低 下を防ぎながら,全体の性能を向上させることができる. こうした方式はASCENDと競合するものではなく,特に ElasticCC は DCC 同様に分散化されたディレクトリを前 提とするので,適切にこれらと ASCEND とを組み合わせ ることで,さらなる性能向上を達成できる可能性がある.

占有キャッシュと共有キャッシュの両方の利点を得る キャッシュ構成については、これまであげてきた占有キャッ シュをベースとするもののほかにも、共有キャッシュを ベースによく利用するデータを自コア周辺の空いているラ インへとコピーする Victim Replication [3] や、データを命 令・占有データ・共有データに分類し、その特性によって 配置方法を変更する Reactive NUCA [4] などがある.

ASCENDでは、多くの場合に使われずに無効化された 状態でいるディレクトリのエントリを利用して、無効化さ れる前の情報を残し、それを活用している.こうした余剰 ハードウェア資源の持つ情報を利用するという観点から みると、Cached Load/Store Queue [15] がよく類似してい る.データアクセスを完了して無効化されたロード/スト アキューのエントリの情報を残しておく.直後にそのアド レスの情報が要求されることがあれば、その残された情報 を利用することで、キャッシュへのアクセス回数を削減で きる.Cached Load/Store Queue では残された情報を直接 的に利用しているが、ASCEND ではもっと間接的に、ラ イン移動のポリシを変更したときの性能予測のためにこう した情報を利用している.

6. おわりに

占有キャッシュに追い出されたラインを移動する機構を 追加したキャッシュ構成においては、その移動をどのよう に制御するかが、キャッシュの利用効率に影響を及ぼす. 我々は、こうした構成の1つである DCC がいくらかの余 剰エントリを持っていることに注目し、これらの持つ情報 を利用して、キャッシュから追い出されたラインの移動を 制御する ASCEND を提案した.評価の結果、DCC で移動 可能なラインをすべて移動する場合と比べて平均で1.5%、 最大で16.9%の性能向上を、少ないハードウェア資源の追 加によって達成した.

今後の課題を述べる.まず,今回は余剰エントリへの特定のアクセス回数の情報を利用して性能予測を行ったが, これらを他の情報と組み合わせることで,より高速かつ正確な性能予測を行えるかどうか検討することがあげられる.また,ASCENDのようにディレクトリの余剰エントリを利用する方法をDCC以外の方式と組み合わせたときに,どのような情報が新たに利用できて,それをどのように活用すればよいかは,大いに探求の余地があると考えている.

謝辞 本研究の一部は、科学技術振興機構・戦略的創造 研究推進事業(JST CREST)の「アーキテクチャと形式的 検証の協調による超ディペンダブル VLSI」の支援による.

参考文献

- Chang, J. and Sohi, G.S.: Cooperative Caching for Chip Multiprocessors, Proc. 33rd Annual International Symposium on Computer Architecture, pp.264–276 (2006).
- [2] Chishti, Z., Powell, M.D. and Vijaykumar, T.N.: Optimizing Replication, Communication, and Capacity Allocation in CMPs, Proc. 32nd Annual International Symposium on Computer Architecture, pp.357–368 (2005).
- [3] Zhang, M. and Asanovic, K.: Victim Replication: Maximizing Capacity while Hiding Wire Delay in Tiled Chip Multiprocessors, Proc. 32nd Annual International Symposium on Computer Architecture, pp.336–345 (2005).
- [4] Hardavellas, N., Ferdman, M., Falsafi, B. and Ailamaki, A.: Reactive NUCA: Near-optimal block placement and replication in distributed caches, *Proc. 36th Annual International Symposium on Computer Architecture*, pp.184–195 (2009).
- [5] Herrero, E., González, J. and Canal, R.: Distributed cooperative caching, Proc. 17th International Conference on Parallel Architectures and Compilation Techniques, pp.134–143 (2008).
- [6] Katevenis, M., Sidiropoulos, S. and Courcoubetis, C.: Weighted round-robin cell multiplexing in a generalpurpose ATM switch chip, *IEEE Journal on Selected Areas in Communications*, Vol.9, No.8, pp.1265–1279 (1991).
- [7] 植原 昂,佐藤真平,吉瀬謙二:メニーコアプロセッサの研究・教育を支援する実用的な基盤環境,電子情報通信学会システム開発論文特集号,pp.2042-2057 (2010).

- [8] Chang, J. and Sohi, G.S.: Cooperative cache partitioning for chip multiprocessors, Proc. 21st Annual International Conference on Supercomputing, pp.242–252 (2007).
- Culler, D.E., Gupta, A. and Singh, J.P.: Parallel Computer Architecture: A Hardware/Software Approach, Morgan Kaufmann (1999).
- [10] 理化学研究所情報基盤センター: 姫野ベンチマーク,(オンライン),入手先 (http://accc.riken.jp/HPC/ HimenoBMT.html) (参照 2011-10-03).
- [11] Beckmann, B.M., Marty, M.R. and Wood, D.A.: ASR: Adaptive Selective Replication for CMP Caches, Proc. 39th Annual IEEE/ACM International Symposium on Microarchitecture, pp.443–454 (2006).
- [12] Qureshi, M.: Adaptive Spill-Receive for robust highperformance caching in CMPs, Proc. 15th IEEE International Symposium on High Performance Computer Architecture, pp.45–54 (2009).
- [13] Dybdahl, H. and Stenstrom, P.: An Adaptive Shared/Private NUCA Cache Partitioning Scheme for Chip Multiprocessors, Proc. 2007 IEEE 13th International Symposium on High Performance Computer Architecture, pp.2–12 (2007).
- [14] Herrero, E., González, J. and Canal, R.: Elastic cooperative caching: An autonomous dynamically adaptive memory hierarchy for chip multiprocessors, *Proc. 37th Annual International Symposium on Computer Architecture*, pp.419–428 (2010).
- [15] Nicolaescu, D., Veidenbaum, A. and Nicolau, A.: Reducing data cache energy consumption via cached load/store queue, Proc. 2003 International Symposium on Low Power Electronics and Design, pp.252–257 (2003).



藤枝 直輝 (学生会員)

2008 年東京工業大学工学部情報工学 科卒業.2010 年同大学大学院情報理 工学研究科修士課程修了.現在,同大 学院情報理工学研究科博士課程在学 中.プロセッサアーキテクチャに関す る研究に従事.



吉瀬 謙二 (正会員)

1995年名古屋大学工学部電子工学科 卒業.2000年東京大学大学院情報工 学専攻博士課程修了.博士(工学). 同年電気通信大学大学院情報システム 学研究科助手.2006年東京工業大学 大学院情報理工学研究科講師.2011

年同准教授.計算機アーキテクチャ,並列処理に関する研究に従事.電子情報通信学会,IEEE-CS,ACM 各会員.