再収歛パスにおける部分パス遅延量推定手法

• Item type: SIG Technical Reports(1)
• 公開日: 2012-05-23
• タイトル: 再収歛パスにおける部分パス遅延量推定手法
• タイトル / 言語: en
• タイトル: Sub-path delay estimation for reconvergent path
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 物理設計
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 北九州市立大学大学院国際環境工学研究科
• 著者所属: 北九州市立大学大学院国際環境工学研究科
• 著者所属(英): en
• 著者所属(英): Faculty of Environmental Engineering, The University of Kitakyushu
• 著者所属(英): en
• 著者所属(英): Faculty of Environmental Engineering, The University of Kitakyushu
• 著者名: 永塚, 誠也; 高島, 康裕
• 著者名(英): Seiya, Nagatsuka; Yasuhiro, Takashima
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本稿では，再収歛パスにおける部分パスの遅延量を低コストで推定する手法を提案する．近年の製造技術の微細化に伴ない，製造ばらつきの影響は非常に大きくなっている．特にタイミングにおける影響は無視することは不可能である．その対処法として，製造後クロック調整手法は有望である．この製造後クロック調整手法では，製造後のばらつきの状況を精度良く見積もることが，歩留まり向上に重要である．そこで，本稿では，動作時検証として広く利用されているパスディレイテストの結果を利用し，フリップフロップを出た信号パスが一度分岐した後，再度結合する再収敞パスでの遅延値の推定手法を提案する．そして，実験により，十分な精度で，高速に求まることを確認した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: In this paper, we propose the sub-path delay estimation method for reconvergent path. In recent years, as the fabrication process becomes finer, the process variation becomes much critical issue. Especially, the consideration of the timing error becomes much necessary. To solve the timing error, a post-silicon clock tuning is promising. To refine the timing yield, the high precision of the estimation of variation is important in the post-silicon clock tuning. In this paper, we propose the estimation for the reconvergent path with path-delay test. The efficiency is confirmed empirically.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムLSI設計技術（SLDM）; 巻 2012-SLDM-156, 号 6, p. 1-6, 発行日 2012-05-23
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会