WEKO3
アイテム
潜在的な依存関係を利用した高位設計デバッグ支援手法
https://ipsj.ixsq.nii.ac.jp/records/82425
https://ipsj.ixsq.nii.ac.jp/records/824250b1518c4-bd82-438f-b814-14bdba064f2b
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM12156004.pdf (413.3 kB)
2100年1月1日からダウンロード可能です。
|
Copyright (c) 2012 by the Institute of Electronics, Information and Communication Engineers
This SIG report is only available to those in membership of the SIG. |
|
| SLDM:会員：¥0, DLIB:会員：¥0 | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2012-05-23 | |||||||
| タイトル | ||||||||
| タイトル | 潜在的な依存関係を利用した高位設計デバッグ支援手法 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | High-level Design Debugging Using Potential Dependence | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | システム設計 | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 東京大学大学院工学系研究科電気系工学専攻 | ||||||||
| 著者所属 | ||||||||
| 東京大学大規模集積システム設計教育研究センター | ||||||||
| 著者所属 | ||||||||
| 東京大学大規模集積システム設計教育研究センター／科学技術振興機構戦略的創造研究推進事業CREST | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Electronics Engineering and Information Systems, University of Tokyo | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| VLSI Design and Education Center, University of Tokyo | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| VLSI Design and Education Center, University of Tokyo / CREST, Japan Science and Technology Agency | ||||||||
| 著者名 |
小野, 翔平
× 小野, 翔平
|
|||||||
| 著者名(英) |
Shohei, Ono
× Shohei, Ono
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 高位合成技術の導入が進むにしたがって、高位設計に対する検証とデバッグの重要性が高まりつつある。本稿では、単一のバグを含んだ高位設計記述と、その設計記述に対する反例を入力とし、バグの修正方法の候補を形式的手法を用いて探索する手法を提案する。提案手法では、より大きな規模の設計記述における適用を可能とするため、プログラムスライシング技術と反例から生成した制約を利用して、バグ位置の候補およびデバッグ時に扱う設計記述量を削減する。さらに、いくつかの例題に対する実験を通して、これらのパグ位置候補と設計記述量の削減によって、提案手法が効率的にバグ修正方法を探索することが可能であり、また、設計中のバグに対する修正方法が実際に得られることを示す。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | As high-level design draws more attention and has been adopted more widely, verification and debugging for high- level designs has become more important. In this paper, we propose a method to find possible corrections for given counterexamples, targeting high-level design descriptions. To efficiently find corrections, program slicing technique and constraints generated from counterexamples are applied to reduce the number of initial bug candidates and debugging scope. Through the experiments, we show that the proposed method with the reduction efficiently works for several example designs and bugs, and successfully identifies bug locations and bug fixes. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
研究報告システムLSI設計技術（SLDM） 巻 2012-SLDM-156, 号 4, p. 1-6, 発行日 2012-05-23 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
