WEKO3
アイテム
LogTMにおける依存関係情報を用いたアボート抑制手法
https://ipsj.ixsq.nii.ac.jp/records/82187
https://ipsj.ixsq.nii.ac.jp/records/82187d0317cf8-768d-47ad-93bb-2887ea354551
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SACSIS2012046.pdf (723.2 kB)
|
Copyright (c) 2012 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | Symposium(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2012-05-09 | |||||||
| タイトル | ||||||||
| タイトル | LogTMにおける依存関係情報を用いたアボート抑制手法 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Reducing Aborts on LogTM by Considering Deadlock Loops | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | メモリアーキテクチャ | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||||
| 資源タイプ | conference paper | |||||||
| 著者所属 | ||||||||
| 名古屋工業大学 | ||||||||
| 著者所属 | ||||||||
| 名古屋工業大学 | ||||||||
| 著者所属 | ||||||||
| 名古屋工業大学／現在，株式会社デンソー | ||||||||
| 著者所属 | ||||||||
| 名古屋工業大学 | ||||||||
| 著者所属 | ||||||||
| 名古屋工業大学 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Nagoya Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Nagoya Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Nagoya Institute of Technology / Presently with DENSO Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Nagoya Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Nagoya Institute of Technology | ||||||||
| 著者名 |
堀場, 匠一朗
× 堀場, 匠一朗
|
|||||||
| 著者名(英) |
Shoichiro, Horiba
× Shoichiro, Horiba
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | マルチコア環境における並列プログラミングにおいて，共有メモリへのアクセス制御にロックが広く用いられてきた．しかし，ロックには並列性の低下やデッドロックの発生などの問題がある．そこで，ロックを用いない並行性制御機構として，トランザクショナル・メモリが提案されている．このハードウェアによる一実装であるLogTMにおいては，possible cycleと呼ばれるフラグを用いてデッドロックの発生を検出する．しかしこの手法では，デッドロックの判定に偽陽性が存在し，アボートが過剰に発生する可能性がある．そこで本稿では，3者以上のトランザクション間の依存関係を考慮しデッドロックを検出可能とする手法を提案し，さらに適切なアボート対象を選択する手法を検討する．シミュレーションによる評価の結果，提案手法によりアボートの発生が抑制され，最大31.5%の高速化を確認した． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | Lock-based synchronization techniques have been commonly used for parallel programming on multi-core processors. However, lock can cause deadlock and poor scalability. Hence, hardware transactional memory has been proposed and studied for lock-free synchronization. In LogTM, an implementation of hardware transactional memory, a flag called ‘possible cycle’ is used for detecting dead-locks. However, a false positive can occur and it leads to useless aborts. In this paper, we propose a deadlock detection method for LogTM by considering dependencies between several transactions, and also discuss how to decide which transaction should be aborted. The result of the experiment shows that the proposed method improves the performance 31.5% in maximum. | |||||||
| 書誌情報 |
先進的計算基盤システムシンポジウム論文集 巻 2012, p. 108-115, 発行日 2012-05-09 |
|||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
