負論理実装を可能とする新型光再構成型ゲートアレイVLSI

• Item type: SIG Technical Reports(1)
• 公開日: 2012-02-24
• タイトル: 負論理実装を可能とする新型光再構成型ゲートアレイVLSI
• タイトル / 言語: en
• タイトル: New optically reconfigurable gate array VLSI to enable a negative logic implementation
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 設計事例
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 静岡大学工学部電気電子工学科
• 著者所属: 静岡大学工学部電気電子工学科
• 著者所属(英): en
• 著者所属(英): Shizuoka University Electric and Electronic Engineering
• 著者所属(英): en
• 著者所属(英): Shizuoka University Electric and Electronic Engineering
• 著者名: 森脇, 烈; 渡邊, 実
• 著者名(英): Retsu, Moriwaki; Minoru, Watanabe
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 今我々は，高速再構成と大規模な回路情報の記憶が可能な動的再構成デバイスである光再構成型ゲートアレイの開発を進めている．本稿では明点ビット数の最小化により再構成の高速化が可能な新しい VLSI チップと，その効果について報告する
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Up to now, as one of multi-context devices, an optically reconfigurable gate array (ORGA) has been developed to achieve high-speed reconfiguration and to provide numerous reconfiguration contexts. For an acceleration method by reducing the number of bright bits, we have developed a new ORGA VLSI-chip. This paper presents reconfiguration acceleration results on the new ORGA-VLSI chip.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA12149313
• 書誌情報: 研究報告組込みシステム（EMB）; 巻 2012-EMB-24, 号 8, p. 1-5, 発行日 2012-02-24
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会