MTJ素子を用いた高密度・低電力不揮発Logic Elementの構成

• Item type: SIG Technical Reports(1)
• 公開日: 2012-01-12
• タイトル: MTJ素子を用いた高密度・低電力不揮発Logic Elementの構成
• タイトル / 言語: en
• タイトル: Design of a High-Density and Low-Power Nonvolatile Logic Element Using MTJ Devices
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 低消費電力技術
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東北大学省エネルギー・スピントロニクス集積化システムセンター／東北大学電気通信研究所新概念VLSIシステム研究室
• 著者所属: 東北大学省エネルギー・スピントロニクス集積化システムセンター／東北大学電気通信研究所新概念VLSIシステム研究室
• 著者所属(英): en
• 著者所属(英): Center for Spintronics Integrated Systems, Tohoku University / New Paradigm VLSI System Research Group, Tohoku University
• 著者所属(英): en
• 著者所属(英): Center for Spintronics Integrated Systems, Tohoku University / New Paradigm VLSI System Research Group, Tohoku University
• 著者名: 鈴木, 大輔; 羽生, 貴弘
• 著者名(英): Daisuke, Suzuki; Takahiro, Hanyu
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 不揮発性デバイスの一つである Magnetic Tunnel Junction （MTJ) 素子を活用した不揮発 4 入力 Logic Element(LE) を提案する．MTJ 素子が電流によって書換え可能な可変抵抗素子であることに着目し MOS トランジスタと組み合わせることで，LE の構成要素である Lookup Table 回路ならびに Flip-Flop それぞれの機能をコンパクトに集約することが可能となる．具体的な設計例として 90nｍ CMOS テクノロジを用いて設計・評価を行う．結果として提案回路では，従来の不揮発 SRAM ベース構成と比較してトランジスタ数を 55% に削減,かつ遅延時間 83%，動; 的電力 64% にそれぞれ削減し，かつ回路情報不揮発化により待機電力ゼロならびにインスタントオン動作が可能となることを示す．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: A compact nonvolatile logic element (NVLE) using a magnetic-tunnel-junction (MTJ) and MOS-hybrid structure is proposed for a compact, low-power field-programmable gate array. The combination of an MTJ/MOS-hybrid structure and dynamic current-mode logic (DyCML) makes it possible to realize both logic function and storage function with a compact hardware. Moreover, the DyCML-based circuitry also makes it possible to perform a high-speed switching operation with low active-power dissipation. In fact, the proposed 4-input NVLE reduces transistor counts to 55% with the switching delay and he active power reduction to 83% and 64% respectively, compared to those of a conventional MTJ-based nonvolatile-SRAM-based implementation with a standby-power elimination capability during an idle phase.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告計算機アーキテクチャ（ARC）; 巻 2012-ARC-198, 号 3, p. 1-5, 発行日 2012-01-12
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会