トランジェントグリッチエネルギーを低減するパワーゲーティングの回路方式の検討

• Item type: SIG Technical Reports(1)
• 公開日: 2011-11-21
• タイトル: トランジェントグリッチエネルギーを低減するパワーゲーティングの回路方式の検討
• タイトル / 言語: en
• タイトル: Power-Gating Circuit Scheme for Transient-Glitch Energy Reduction
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 実装技術と低消費電力化
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 芝浦工業大学大学院工学研究科電気電子情報工学専攻
• 著者所属: 芝浦工業大学大学院理工学研究科電気電子情報工学専攻
• 著者所属: 芝浦工業大学工学部情報工学科
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Shibaura Institute of Technology
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology, Shibaura Institute of Technology
• 著者所属(英): en
• 著者所属(英): Department of Information Science and Engineering, Shibaura Institute of Technology
• 著者名: 太田, 雄也; 工藤, 優; 宇佐美, 公良
• 著者名(英): Yuya, Ohta; Masaru, Kudo; Kimiyoshi, Usami
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 論理セル単位でパワーゲーティング （Power Gating, 以下 PG） を行う細粒度 PG では、スリーブ状態への移行時と復帰時に消費するエネルギーオーバーヘッドが問題となる。特に復帰時に発生するトランジェントグリッチによるエネルギーが､全体のエネルギーオーバーヘッドに占める割合が大きいことが知見として得られている。そこで本論文ではトランジェントグリッチエネルギーを低減する PG 回路方式を提案し、細粒度 PG によるリーク電力削減効果の向上を図る．回路シミュレーションを実行する上で e-Shuttle 社の 65nｍ プロセスのセルライブラリを使用し､PG によるエネルギー削減効果が現れるスリープサイクル数 （Break Even Cycle, 以下 BEC） を検出することで、評価を行った。温度 25℃ で解析した結果、全てのセルに GND 側の PS に適用した場合と提案方式を適用した場合を比較して、BEC が ALU では約 31％、乗算器では約 39％ 減少していることが分かった。この結果から、本提案方式を適用すると、スリーブ期間が短い場合でも PG によるエネルギー削減効果が得られることが明らかとなった。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: In fine-grain power gating which performs cell-by-cell power gating (PG) , energy overhead consumed at sleep-in and sleep-out becomes a problem. It has been reported that energy consumption due to transient-glitch which occurs at the sleep-out occupies the large share in the whole energy dissipation. This paper proposes a novel PG circuit scheme to reduce transient-glitch energy. Reduction of transient-glitch energy leads to shortening the Break Even Cycle (BEC) which is the minimum idle cycles required to get energy saving in fine-grain PG. We evaluated BEC by applying the proposed scheme. Circuit simulations were performed using the cell library of the e-Shuttle 65nm process technology. Results have demonstrated the BEC is reduced by 31% in ALU and by 39% in Multiplier at 25 degrees C by applying our scheme. Reduction in BEC gives the benefit that energy reduction can be obtained at shorter idle cycles.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムLSI設計技術（SLDM）; 巻 2011-SLDM-153, 号 39, p. 1-6, 発行日 2011-11-21
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会