三輪 $C^{\dagger 1}$ 鈴木五郎^{$\dagger 1$}

ランダムウォーク法は,抵抗,容量さらにインダクタ等の線形素子で構成された回 路網に関して過渡解析を行うため,微分方程式を解く方法の1つである.高精度のま まで従来のランダムウォーク法の解析時間を高速化する方法を提案する.VLSIの設 計においては,ある節点に注目し,上昇/下降する電圧がある特定の値になる時刻を知 りたいことがある.二分探索法のようなアルゴリズムを用いれば上記のような時刻を 早く求めることができる.そのようなアルゴリズムを知いれば上記のような時刻を 早く求めることができる.そのようなアルゴリズムを切率良く用いるために,限定し た節点の限定した時刻に関する電圧を解析する必要がある.そのような限定を行うた め,先行する時刻に関する電圧をあらかじめ解析することなしに電圧を解析する手法 を提案する.さらなる高速化のために,過渡解析ステップを減らすことができる,可 変解析時間刻み幅制御を提案する.22から190節点の信号配線の50%遅延解析の評 価結果は,誤差5%で提案手法の処理時間は従来手法の24~86%であった.

Acceleration Techniques for Transient Analysis Using Random Walk Method

HITOSHI MIWA^{†1} and GORO SUZUKI^{†1}

Random walk method is one of the techniques to solve differential equations for transient analysis of electric circuits which consist of resistors, capacitors and inductors. We propose techniques that accelerate analysis speed of the conventional random walk method with high accuracy. In some cases of VLSI design, we want to know the time at which the rising/falling voltage of an attention node reaches to a certain voltage. Some algorithms, such as binary search, can find out the above time quickly. In order to employ such algorithms efficiently, we need to analyze voltages of limited nodes at limited times. For this limitation, we propose several techniques that analyze the voltages without analyzing preceding voltages in advance. For further acceleration, we propose variable timestep width technique that reduces the number of transient analysis steps. The experimental results of 50% delay analysis using 22–190 node interconnect circuits show that the proposed technique is 1.2–4 times faster than the conventional technique within 5% error.

1. はじめに

抵抗,容量さらにインダクタ等の線形素子で構成された回路網に関して過渡解析するに は,KCLに基づく連立線型微分方程式を解く必要がある.後退オイラー法を用いて連立線 型微分方程式を連立差分方程式に置き換え,解を求めることができるが¹⁾差分方程式の解 を求める方法として一般的に用いられている解法^{2),3)}(以下,本論文では直接解法と呼ぶ) およびランダムウォーク法^{4),5)}がある.ランダムウォーク法では,まず回路網の情報をマル コフチェーンと呼ぶ有向グラフに変換し,このマルコフチェーンを用いて確率ゲームを行っ て解を求める^{6),7)}.ランダムウォーク法を用いて,抵抗と容量から構成される回路網のDC 解析を行う手法が提案され,過渡解析に拡張されていた⁸⁾⁻¹⁰⁾.

VLSIの設計においては、「ある節点に注目し、その節点がある特定の電圧になる過渡応 答上の時刻を知りたい」ことがある.たとえば「図1に示すように、注目節点電圧が最大 電圧の50%に到達する過渡応答上の時刻(50%遅延)を求めたい」、等である.従来のラン ダムウォーク法ではある時刻の電圧と1つ前の過渡解析ステップに対応する時刻の電圧の 差分に基づく連立差分方程式を直接解く方法の代わりにランダムウォークを使って解を求め ている.そのため、「ある節点に注目し、その節点がある特定の電圧になる過渡応答上の時 刻を知りたい」という要求に応える場合でも、すべての節点に関して1ステップずつ時刻を 進めながら解を求めてしまう.

一方,仮に,ある節点かつある時刻に限定してその時刻に対応する電圧を求めることがで きたとすれば,図1に示すように,二分探索法¹¹⁾(探索範囲の中央の時刻に最も近い過渡 解析ステップに対応する時刻を注目時刻として電圧を求めつつ,探索範囲を狭めてゆき,解 を求める)を利用して計算の手間を少なくし,上記の要求を満足することが可能となる.そ れには,解析節点および解析時刻の限定,つまり,場所と時刻のローカライゼーションが必 要となる.まずは,場所と時刻のローカライゼーションを可能にする方法を検討し,さらに 高速化を図るために過渡解析1ステップあたりの解析時間刻み幅(詳細は3章を参照)を

^{†1} 北九州市立大学

University of Kitakyushu



制御する方法について検討する.評価を行うことによって,精度を保ちつつ従来のランダム ウォーク法よりも高速化できることを確認することが本研究の目的である.

本論文では以下,2章でランダムウォーク法を用いた従来の過渡解析法を述べ,3章で高 速化に関する実現方法の検討結果を述べ,4章で評価結果を示す.

2. ランダムウォーク法

抵抗と容量から構成される回路網を過渡解析する,ランダムウォーク法を用いた従来の方法^{8),9)}を説明する.図2(a)は,電源,抵抗と容量から構成される回路網例である. G_i は抵抗iのコンダクタンス, C_i は容量iの容量値である.左端の電源 E の電圧を入力とし, 右端の節点3の電圧を過渡解析することを問題とする.図2(b)は,上記回路網の差分方程式に対応させたマルコフチェーンである.この有向グラフのノードにおいて,黒いものを特にゴールと呼ぶ.各ノードに付けた識別名は,たとえばノード 3^1 であれば,過渡解析第1ステップにおける回路網の節点3に対応する,という意味を持つ.電源ゴール以外のノードの3つの列は回路網の3つの節点に対応し,電源ゴール E¹は電源 E に対応する.上から1行目は過渡解析第1ステップに,2行目は時刻0に対応する.矢印は,ノードからノードへの遷移を表す枝である.枝は属性として,遷移回数と遷移確率を持つ.遷移回数を N_k^i で表す.添え字iは過渡解析第iステップを表し,kは行内での枝の識別番号である.

あるノードから隣接ノードへの遷移確率は,抵抗値,容量値および解析時間刻み幅から決める.たとえば,ノード 1^1 から右および下への遷移確率 P_4^1 および P_1^1 は,式 (1) および式 (2) で定める.ただし, Δ は解析時間刻み幅である. P_k^i の添え字の定義は,遷移回数 N_k^i と





共通である.

$$P_4^1 = \frac{G_2}{G_1 + C_1/\Delta + G_2}$$
(1)

$$P_1^1 = \frac{C_1/\Delta}{G_1 + C_1/\Delta + G_2}$$
(2)

式(1)の分子は遷移方向が右であることに対応し,節点1の右の抵抗のコンダクタンスである.式(2)の分子は遷移方向が下,すなわち過渡解析1ステップ前に対応する行に向かうことに対応し,ぶら下がる容量値を解析時間刻み幅で割ったものである.式(1)および式(2)の分母は,節点1にぶら下がるコンダクタンスと式(2)の分子の合計である.ゴールは属性として,電圧を持つ.電源ゴール E¹の属性である電圧は電源 E の過渡解析第1ステップに対応する時刻における電圧に対応し,ゴール1,2および3の属性である電圧は節点1,2 および3の初期電圧にそれぞれ対応する.

過渡解析第1ステップに対応する時刻における注目節点3の電圧を解析する.そのため, 過渡解析第1ステップにおける注目節点3に対応するノード3¹を注目ノードとし,電圧を 求める.マルコフチェーン上でゲームを以下のように実行する.注目ノード3¹を出発点に ゲームを開始させる.ノード3¹において0.0から0.9まで0.1きざみの乱数を発生させる. ノード3¹から左に遷移する確率が0.7,下に遷移する確率が0.3とする.乱数が0.0から 0.6の間にあれば左のノードへ,0.7から0.9の間にあれば下のゴールへ遷移する.遷移し た先がゴール 3 なら,その電圧に基づいて仮の電圧を計算し,ゲームを終了する.遷移した 先がゴール以外なら,再びそこで乱数を発生させ,ゴールに到達するまで遷移する処理を続 ける.図 2 (a)の回路網に関し,差分方程式を直接解法で解いた過渡解析第 1 ステップに対 応する時刻における注目節点 3 の電圧を $V(3^1)$ と表す. K回のゲームを実行した後,仮に 決めた電圧 $v(3^1)$ は $V(3^1)$ の近似値となる.仮に決めた電圧 $v(3^1)$ とは,K回のゲームの 中で到達したゴールの電圧の平均値である.すなわち下式 (3)が成り立つことが知られてい る^{6),7)}.

$$V(3^{1}) \approx v(3^{1}) = \frac{1}{K} \left\{ N_{E}^{1} E^{1} + \sum_{k=1}^{3} N_{k}^{1} V(k) \right\}$$
(3)

ただし, K はゲーム数, E^1 は電源 E の過渡解析第 1 ステップに対応する時刻における電 圧すなわち図 2 (b) に示す電源ゴール E^1 の電圧, V(k) (k = 1, 2, 3) は節点 k の初期電圧 すなわちゴール k の電圧, N_k^1 (k = E, 1, 2, 3) はゴールへの遷移回数である.ゲーム数を 限りなく大きくすれば, $v(3^1)$ は $V(3^1)$ と一致する.

過渡解析第2ステップに対応する時刻における注目節点3の電圧の近似値を効率良く求め る方法に,bookkeeping がある^{8),9)}. 過渡解析第1ステップに関し,ゲーム数 K,ゴール への遷移回数 N_E^1 , N_1^1 , N_2^1 および N_3^1 を記憶しておくことが bookkeeping である.注目 外の節点1 および節点2についても,過渡解析第1ステップに対応する時刻における電圧 $V(1^1)$ および $V(2^1)$ の近似値 $v(1^1)$ および $v(2^1)$ を $v(3^1)$ と同様に求め,bookkeeping を 行う.過渡解析第2ステップに対応する時刻における注目節点3の電圧の近似値 $v(3^2)$ を, ゲームを実行することはせずに,bookkeeping したゲーム数および遷移回数を再利用し,電 圧値のみを入れ替えて計算する.再利用ができる理由は,以下である.過渡解析第2ステッ プに関しゲームを行う場合,用いるマルコフチェーンの遷移確率は過渡解析第1ステップに 関しゲームを行う場合と共通である.その場合の遷移回数は,過渡解析第1ステップに関す る遷移回数に近い値となるので,代わりに過渡解析第1ステップに関する遷移回数を再利 用することができる.過渡解析第2ステップに対応する時刻における注目節点3の電圧の 近似値 $v(3^2)$ を式(4)を用いて求める.ただし,記号の定義は式(3)と共通である.

$$V(3^2) \approx v(3^2) = \frac{1}{K} \left\{ N_E^1 E^2 + \sum_{k=1}^3 N_k^1 v(k^1) \right\}$$
(4)

この計算を代入と呼ぶ.代入では,乗算と加算で電圧が求まるので,過渡解析第2ステッ

プに関し新たにゲームを実行するより効率が良い.注目外の節点1および節点2について も過渡解析第2ステップに関し,電圧 $V(1^2)$ および $V(2^2)$ の近似値 $v(1^2)$ および $v(2^2)$ を $v(3^2)$ と同様に代入で求める.以降,過渡解析第3ステップ,第4ステップ,…に関し,過 渡解析第2ステップと同様の処理を繰り返す.以上の方法は時刻が0から順番に進むので, 以下フォワード法と呼ぶ.

フォワード法を用いた過渡解析法は,以下の問題がある.過渡解析第2ステップ以降に関しては,注目節点だけでなく,すべての節点に関して解析を行い電圧を求めるという,不要な処理が必要である.理由は,式(4)において,1つ前の過渡解析ステップに対応する時刻における全節点の電圧が,求める電圧の材料になっているからである.1章で述べた二分探索法の注目時刻が対応する過渡解析ステップを,以下過渡解析第nステップと呼ぶ.過渡解析第nステップに対応する時刻における注目節点3の電圧 $V(3^n)$ の近似値 $v(3^n)$ を求めるには,過渡解析第1ステップから第(n-1)ステップまで1ステップずつ順番に近似値を求めるという,不要な処理が必要である.つまり,場所と時刻のローカライゼーションを実現できない.

3. 提案手法

3.1 バックワード法

高速化には場所と時刻のローカライゼーションが考えられる.前の過渡解析ステップに対応する時刻における電圧をあらかじめ解析することなしに,ある特定の時刻から遡った時刻に対応するゴールの電圧のみに基づいて,仮の電圧を計算する方法を検討する.その方法を バックワード法と呼ぶ.まず,注目節点3の過渡解析第nステップに対応する時刻における 電圧 V(3ⁿ)に関する差分方程式の解を,与えられた電圧のみを材料として求める検討をす る.そのような解は下式(5)で表す関数である.ただし,記号の定義は式(3)と共通である.

V(3ⁿ) = f{E¹, E²,..., Eⁿ, V(1), V(2), V(3)}
 (5)
 図 2 (a) の回路網に関し, 差分方程式を立てて式 (5) の形の解を導出する.まず, n = 2
 の場合を考える.図 2 (a) の回路網の節点1に関し, KCL に基づく過渡解析第1ステップ
 に対応する時刻における差分方程式は

$$G_1\{E^1 - V(1^1)\} = \frac{C_1}{\Delta}\{V(1^1) - V(1)\} + G_2\{V(1^1) - V(2^1)\}$$
(6)

である.上式 (6) を変形すると

$$V(1^{1}) = \frac{G_{1}}{G_{1} + C_{1}/\Delta + G_{2}}E^{1} + \frac{C_{1}/\Delta}{G_{1} + C_{1}/\Delta + G_{2}}V(1) + \frac{G_{2}}{G_{1} + C_{1}/\Delta + G_{2}}V(2^{1}) = P_{E}^{1}E^{1} + P_{1}^{1}V(1) + P_{4}^{1}V(2^{1})$$
(7)

となる.一番下の行は, E¹, V(1), V(2¹)の係数を式(1)および(2)の方法で定める遷移 確率を用いて書き直したものである.節点2および節点3に関しても同様に式を立て,過 渡解析第2ステップに対応する時刻においても同様に式を立て係数を書き直すと,連立差 分方程式

$$V(1^{1}) = P_{E}^{1}E^{1} + P_{1}^{1}V(1) + P_{4}^{1}V(2^{1})$$

$$V(2^{1}) = P_{5}^{1}V(1^{1}) + P_{2}^{1}V(2) + P_{6}^{1}V(3^{1})$$

$$V(3^{1}) = P_{7}^{1}V(2^{1}) + P_{3}^{1}V(3)$$

$$V(1^{2}) = P_{E}^{2}E^{2} + P_{1}^{2}V(1^{1}) + P_{4}^{2}V(2^{2})$$

$$V(2^{2}) = P_{5}^{2}V(1^{2}) + P_{2}^{2}V(2^{1}) + P_{6}^{2}V(3^{2})$$
(8)

 $V(3^2) = P_7^2 V(2^2) + P_3^2 V(3^1)$

を立てることができる.上式 (8) を注目節点 3 の過渡解析第 2 ステップに対応する時刻に おける電圧 *V*(3²) について解くと,

 $V(3^{2}) = \alpha_{E}^{1} E^{1} + \alpha_{E}^{2} E^{2} + \alpha_{1} V(1) + \alpha_{2} V(2) + \alpha_{3} V(3)$ (9) という形となり,式(5)の形をしている.係数 α_{E}^{1} , α_{E}^{2} , α_{1} , α_{2} および α_{3} は,式(8)の 係数 P_{k}^{i} のみで表される.

次に,これらの係数の近似値を求めるため,図3に示すようなマルコフチェーンを検討 する.

上から1行目は過渡解析第2ステップに,2行目は過渡解析第1ステップに,3行目は時刻0に対応する.図内の記号の定義は図2(b)と共通である.過渡解析第2ステップに対応 する時刻における注目節点3の電圧を解析するため,ノード3²を注目ノードとする.注目 ノードを出発点に,フォワード法と同様にゲームを実行する.以上の方法がバックワード法 である.ランダムウォーク法を用い求めた仮の電圧を式(3)と同様の決め方で,

$$V(3^{2}) \approx v(3^{2}) = \frac{1}{K} \left\{ N_{E}^{1} E^{1} + N_{E}^{2} E^{2} + \sum_{k=1}^{3} N_{k}^{1} V(k) \right\}$$
(10)

とする.ただし,記号の定義は式(3)と共通である.式(8)の係数 P_k^i に関し, $K=\infty$ の



図3 バックワード法マルコフチェーン (n = 2)Fig. 3 Markov chain for backward technique (n = 2).

とき,以下が成立する.

$$P_{E}^{1} = \frac{N_{E}^{1}}{N_{1}^{2} + N_{5}^{1}}, \quad P_{1}^{1} = \frac{N_{1}^{1}}{N_{1}^{2} + N_{5}^{1}}, \quad P_{4}^{1} = \frac{N_{4}^{1}}{N_{1}^{2} + N_{5}^{1}}, \\P_{5}^{1} = \frac{N_{5}^{1}}{N_{2}^{2} + N_{4}^{1} + N_{7}^{1}}, \quad P_{2}^{1} = \frac{N_{2}^{1}}{N_{2}^{2} + N_{4}^{1} + N_{7}^{1}}, \\P_{6}^{1} = \frac{N_{6}^{1}}{N_{2}^{2} + N_{4}^{1} + N_{7}^{1}}, \quad P_{7}^{1} = \frac{N_{7}^{1}}{N_{3}^{2} + N_{6}^{1}}, \quad P_{3}^{1} = \frac{N_{3}^{1}}{N_{3}^{2} + N_{6}^{1}}, \\P_{E}^{2} = \frac{N_{E}^{2}}{N_{5}^{2}}, \quad P_{1}^{2} = \frac{N_{1}^{2}}{N_{5}^{2}}, \quad P_{4}^{2} = \frac{N_{2}^{2}}{N_{5}^{2}}, \\P_{5}^{2} = \frac{N_{5}^{2}}{N_{4}^{2} + N_{7}^{2}}, \quad P_{2}^{2} = \frac{N_{2}^{2}}{N_{4}^{2} + N_{7}^{2}}, \quad P_{6}^{2} = \frac{N_{6}^{2}}{N_{4}^{2} + N_{7}^{2}}, \\P_{7}^{2} = \frac{N_{7}^{2}}{K + N_{6}^{2}}, \quad P_{3}^{2} = \frac{N_{3}^{2}}{K + N_{6}^{2}}. \end{cases}$$
(11)

式 (9) と式 (10) の係数を比較する.たとえば式 (9) の E^2 の係数を式 (11) を用いて表現すると

$$\alpha_E^2 = \frac{P_7^2 P_5^2 P_E^2}{1 - P_5^2 P_4^2 - P_7^2 P_6^2} = \frac{\frac{N_7^2}{K + N_6^2} \frac{N_5^2}{N_4^2 + N_7^2} \frac{N_E^2}{N_5^2}}{1 - \frac{N_5^2}{N_4^2 + N_4^2} \frac{N_6^2}{N_4^2} - \frac{N_7^2}{K + N_6^2} \frac{N_6^2}{N_4^2 + N_7^2}} = \frac{N_E^2}{K}$$
(12)

となり式 (10)の E^2 の係数と一致する.同様に E^1 , V(1), V(2)および V(3)の係数は

情報処理学会論文誌 Vol. 52 No. 10 2882-2891 (Oct. 2011)

© 2011 Information Processing Society of Japan

$$\alpha_E^1 = \frac{N_E^1}{K}, \quad \alpha_1 = \frac{N_1^1}{K}, \quad \alpha_2 = \frac{N_2^1}{K}, \quad \alpha_3 = \frac{N_3^1}{K}$$
(13)

となり, $K = \infty$ のとき,式 (9) 右辺と式 (10) 右辺の係数は一致する.つまり, $K = \infty$ の ときのランダムウォーク法を用いた解は差分方程式の理論解と一致する.

図 2 (a) の回路網の時刻 0 から過渡解析第 n ステップまでに関し連立差分方程式

$$V(1^{1}) = P_{E}^{1}E^{1} + P_{1}^{1}V(1) + P_{4}^{1}V(2^{1})$$

$$V(2^{1}) = P_{5}^{1}V(1^{1}) + P_{2}^{1}V(2) + P_{6}^{1}V(3^{1})$$

$$V(3^{1}) = P_{7}^{1}V(2^{1}) + P_{3}^{1}V(3)$$

$$V(1^{2}) = P_{E}^{2}E^{2} + P_{1}^{2}V(1^{1}) + P_{4}^{2}V(2^{2})$$

$$V(2^{2}) = P_{5}^{2}V(1^{2}) + P_{2}^{2}V(2^{1}) + P_{6}^{2}V(3^{2})$$

$$V(3^{2}) = P_{7}^{2}V(2^{2}) + P_{3}^{2}V(3^{1})$$
:
(14)

$$V(1^{n}) = P_{E}^{n} E^{n} + P_{1}^{n} V(1^{n-1}) + P_{4}^{n} V(2^{n})$$

$$V(2^{n}) = P_{5}^{n}V(1^{n}) + P_{2}^{n}V(2^{n-1}) + P_{6}^{n}V(3^{n})$$

 $V(3^{n}) = P_{7}^{n}V(2^{n}) + P_{3}^{n}V(3^{n-1})$

を立てる.上式 (14) を注目節点 3 の過渡解析第 n ステップに対応する時刻における電圧 $V(3^n)$ について解くと,

 $V(3^n) = \alpha_E^1 E^1 + \alpha_E^2 E^2 + \dots + \alpha_E^n E^n + \alpha_1 V(1) + \alpha_2 V(2) + \alpha_3 V(3)$ (15) という形をとり,式(5)の形をしている.係数 $\alpha_E^1, \alpha_E^2, \dots, \alpha_E^n, \alpha_1, \alpha_2, \alpha_3$ は,式(14)の係数 P_k^i のみで表される.これらの係数の近似値を求めるため,図4に示すようなマルコフチェーンを検討する.

過渡解析第 n ステップに対応する時刻における注目節点 3 の電圧を解析するため, ノード 3ⁿ を注目ノードとする.注目ノードを出発点に,フォワード法と同様にゲームを実行する. K 回のゲームを実行した後,注目節点 3 の過渡解析第 n ステップに対応する時刻における 電圧 $V(3^n)$ の近似値 $v(3^n)$ は式 (3) と同様に仮に決めた電圧,すなわち下式 (16) とする. ただし,記号の定義は式 (3) と共通である.

$$V(3^{n}) \approx v(3^{n}) = \frac{1}{K} \left\{ \sum_{i=1}^{n} N_{E}^{i} E^{i} + \sum_{k=1}^{3} N_{k}^{1} V(k) \right\}$$
(16)

このマルコフチェーンを用いた場合も,n = 2の場合と同様の手順で, $K = \infty$ のときのランダムウォーク法を用いた解は差分方程式の理論解と一致することが示せる.



Fig. 4 Markov chain for backward technique.

bookkeeping は以下のように行う.式 (16) の遷移回数 N_k^1 (k = 1, 2, 3)に加え, N_k^i (ただし, 0 < i < n, ノード k^i に向かって上の行から遷移してきた回数)を記憶する.代入は以下のように行う.過渡解析第nステップから任意にmステップ(ただし,0 < m < n)遡った過渡解析ステップに対応する時刻での電圧 $V(3^{n-m})$ の近似値 $v(3^{n-m})$ は, bookkeepingで記憶した遷移回数を再利用し,下式(17)を用いて計算する.ただし,記号の定義は式(3)と共通である.

$$V(3^{n-m}) \approx v(3^{n-m}) = \frac{1}{K} \left\{ \sum_{i=1}^{n-m} N_E^{i+m} E^i + \sum_{k=1}^3 N_k^{m+1} V(k) \right\}$$
(17)

バックワード法はフォワード法と比べて精度が低い場合がある.すなわち,フォワード法 は,時刻0から1ステップずつ解析を進めるので,初期電圧の情報が必ず解析結果に反映 される.一方,バックワード法では,時刻0に対応するゴールまで遷移しない場合があり, その場合,フォワード法に対し誤差を持つ.ゲーム数を増やす等により誤差を許容できる範 囲内に収めることができるかを含め評価する必要がある.

3.2 可変解析時間刻み幅制御

さらに高速化を図るために過渡解析1ステップあたりの解析時間刻み幅を制御すること が考えられる.以降,この方法を可変解析時間刻み幅制御と呼ぶ.注目時刻における注目節 点の電圧の解析に対し,注目時刻における電源電圧は,より前の時刻における電源電圧よ



Fig. 6 Markov chain for variable timestep width technique.

り影響が大きい.より前の時刻が対応する過渡解析1ステップあたりの解析時間刻み幅を 広くすれば,過渡解析ステップを減らすことができる.図5に,時刻,解析時間刻み幅お よび過渡解析ステップの関係を示す.時刻とは,過渡応答解析開始時にストップウォッチの 釦を押して,針が刻む時間である.「ある時刻間隔」で過渡応答解析を行うが,その間隔を 解析時間刻み幅と呼び,計算の回数を過渡解析ステップと呼ぶ.固定解析時間刻み幅とは, 「ある時刻間隔」が固定である場合をいう.一方,可変解析時間刻み幅とは,「ある時刻間 隔」が可変である場合をいう.

可変解析時間刻み幅制御をバックワード法に用いたときのマルコフチェーンを図 6 に示 す.可変解析時間刻み幅 δ_{k+1} (k = 0, 1, 2, ...)を式 (1) および式 (2) の固定解析時間刻み 幅 Δ の代わりに用い, ノード 1^n と同じ列で k 行下のノード 1^{n-k} の右および下への遷移 確率を下式 (18) で定める.

$$P_4^{n-k} = \frac{G_2}{G_1 + C_1/\delta_{k+1} + G_2}, \quad P_1^{n-k} = \frac{C_1/\delta_{k+1}}{G_1 + C_1/\delta_{k+1} + G_2}$$
(18)

行が下に行くほど下への遷移確率は小さくなり,横への遷移確率は大きくなるので,その行でゴールする確率が大きくなる.バックワード法に用いる図4のマルコフチェーンはフォワード法に用いる図2(b)のマルコフチェーンより行が増え,1ゲームあたりの遷移数が増えるが,可変解析時間刻み幅制御を用いることで遷移数の増加を抑制することができる.可変解析時間刻み幅制御を用いた場合,注目節点3の過渡解析第nステップに対応する時刻での電圧 $V(3^n)$ の近似値 $v(3^n)$ は下式(19)で表せる.l(i)(ただし,1 < i < n)は,可変解析時間刻み幅の過渡解析第iステップに対応する時刻を,固定解析時間刻み幅の過渡解析ステップに対応する時刻で表すように,焼きなおした添え字である.なお,l(n) = n とする.その他の記号の定義は式(3)と共通である.

$$V(3^{n}) \approx v(3^{n}) = \frac{1}{K} \left\{ \sum_{i=1}^{n} N_{E}^{i} E^{l(i)} + \sum_{k=1}^{3} N_{k}^{1} V(k) \right\}$$

$$l(i) = n - \left(\sum_{k=1}^{n-i} \delta_{k} \right) / \Delta$$
(19)

式 (19) に関しても ,式 (10) に関して行ったのと同様の手順で , $K = \infty$ のときのランダム ウォーク法を用いた解は差分方程式の理論解と一致することを確認することができる .

bookkeeping は図 4 のマルコフチェーンを用いた場合と同様に行う.代入は以下のよう に行う.過渡解析第 n ステップから任意に m ステップ遡った過渡解析ステップに対応する 時刻(ただし,0 < m < n)での電圧 $V(3^{n-m})$ の近似値 $v(3^{n-m})$ は,bookkeepingで記 憶した遷移回数を再利用し,下式(20)を用いて計算する.ただし,記号の定義は式(3),式 (19)と共通である.

$$V(3^{n-m}) \approx v(3^{n-m}) = \frac{1}{K} \left\{ \sum_{i=1}^{n-m} N_E^{i+m} E^{l(i)} + \sum_{k=1}^3 N_k^{m+1} V(k) \right\}$$
(20)

フォワード法にも可変解析時間刻み幅制御を使い,過渡解析ステップを減らすことができる.しかし,以下の理由で可変解析時間刻み幅制御を使うことは処理時間上不利である.マルコフチェーン内の遷移確率が過渡解析ステップごとに異なるため,bookkeepingを過渡 解析ステップごとに実行する必要がある.bookkeepingで記憶した遷移回数を代入で再利用できる回数は0であり,代入が高速であるという利点が生かせない.

可変解析時間刻み幅制御を用いると,固定解析時間刻み幅 △ に対し刻み幅がより大きい ので,電源電圧が刻み幅の中で急激に変化する場合,解析結果はより大きな誤差を持つ.電 源電圧が複雑に上下するような場合ではその誤差は大きいが,単調に増加または減少するよ うな信号波形ではその誤差はより小さい.ゲーム数を増やす等により誤差を許容できる範囲 内に収めることができるかを含め評価する必要がある.

4.評価

評価を行うことによって,精度を保ちつつ従来のランダムウォーク法よりも高速化できる ことを確認する.ランダムウォーク法のプログラムはC言語で実装した.従来手法と提案 手法の比較を図7に示すような回路網を用いて行った.図7のような,分岐のある梯子状 の抵抗と容量から構成される回路網は,デジタル VLSIの信号配線のモデルであり,遅延 時間解析^{12),13)}のため注目節点の電圧が最大電圧の50%になる時刻を求める.長方形の中 に,抵抗3個と容量2個がある.電源は1個であり,電源電圧波形は図の左上に示すよう な立ち上がり時間t_rのランプ波形である.回路網の末端に注目節点がある.電源はドライ バゲートの出力に,注目節点はレシーバゲートの入力にそれぞれ相当する.回路網の注目節 点数の最大値は信号配線のファンアウト数であり,1からたかだか10個程度である.

抵抗値は 50 Ω,容量値は 50 fF である.左端の電源の電圧をいろいろな立ち上がり時間 t_r で立ち上げ,注目節点がある特定の電圧になる時刻を求める.なお,評価用回路は実用性 の評価としては十分ではない.すなわち,VLSI 信号配線の過渡解析には他の配線からのノ イズを誘発するインダクタンス成分の解析が重要であるが,インダクタが含まれていない. さらに,VLSI のドライバゲートの出力にはグリッチが生じることがあるが,対応する電源



Fig. 7 Circuit for delay analysis.

波形にはそれが考慮されていない.インダクタや非線形素子が含まれる回路網に関しどのように扱うかは今後の課題である.提案手法と従来手法を比較するため,ある精度を実現するための処理時間を最小とするパラメータ値を評価用回路に関し事後的に求めた.ここにおいて,誤差は以下に定義する.

$$Error = \frac{|Direct - Random Walk|}{Direct}$$
(21)

ただし, Direct は直接解法で求めた値, RandomWalk はランダムウォーク法を用いて求 めた値である.提案手法に関し,図5に示す可変解析時間刻み幅 δ_k を公比rの等比級数 $\delta_k = r^{k-1}\delta_1$, $\delta_1 =$ 可変解析時間刻み幅初項,として可変解析時間刻み幅制御を実現した. 可変解析時間刻み幅公比,可変解析時間刻み幅初項およびゲーム数をパラメータとして網羅 的に変化させ,誤差が直接解法の5%以内になるような条件に対応する処理時間を実験的に 求め,最小の処理時間を与えるパラメータ値を求めた.図8は,実験結果を示す.左およ び右のグラフは,x軸がそれぞれ可変解析時間刻み幅初項および可変解析時間刻み幅公比で ある.y軸は両者とも処理時間である.左のグラフは,可変解析時間刻み幅公比=1,すな わち固定解析時間刻み幅の場合である.x軸の各可変解析時間刻み幅初項についてゲーム数 を 100,150,200,300,500,700,1000,1500,...というように変化させ,誤差が直接解法の 5%以内になる最小のゲーム数を見つけ,そのときの処理時間を求めた.可変解析時間刻み 幅初項が小さい場合,過渡解析ステップが大きい,といった要因で処理時間が大きい.可変 解析時間刻み幅初項が大きい場合,解析時間刻み幅が大きいことによる誤差が大きく,ゲー



Fig. 8 Examples of total CPU time measurement result.

ム数をより多くしないと誤差が 5%以内に入らないといった要因で処理時間が大きい.可変 解析時間刻み幅初項 = 5×10^{-11} s, ゲーム数 = 500 のとき処理時間が最小であった.右の グラフは,可変解析時間刻み幅初項 = 1×10^{-11} s の場合である.x 軸の各可変解析時間刻 み幅公比について左のグラフと同様に最小のゲーム数を見つけ,そのときの処理時間を求め た.可変解析時間刻み幅公比が小さい場合,過渡解析ステップが大きい,といった要因で処 理時間が大きい.可変解析時間刻み幅公比が大きい場合,解析時間刻み幅が大きいことによ る誤差が大きく,ゲーム数をより多くしないと誤差が 5%以内に入らないといった要因で処 理時間が大きい.可変解析時間刻み幅公比 = 1.1,ゲーム数 = 500 のとき処理時間が最小 であった.従来手法に関し,可変解析時間刻み幅制御を適用すると 3.2節末尾で述べたよう に処理時間上不利なため,適用する価値がない.可変解析時間刻み幅公比 = 1 すなわち固 定解析時間刻み幅の場合のみについて処理時間が最小となる可変解析時間刻み幅初項およ びゲーム数を求めた.

求めたパラメータ値を用いて,提案手法と従来手法の処理時間を比較した.評価諸元は以 下である.電源最大電圧:1V,解析対象時間:1,000 ps,解析項目:20%遅延時間,50%遅 延時間,80%遅延時間,電源電圧の立ち上り時間 tr:10,20,...,100 psの10 種類,解析環 境は,Windows XP,CPU:3GHz である.表1に,5種類の節点数の評価用回路網に対 し,マルコフチェーン作成時間,bookkeeping処理時間,代入処理時間および合計処理時間 を示す.分岐点の数は,回路網全体の節点数にほぼ比例している.注目節点数は1である. bookkeeping処理時間については,可変解析時間刻み幅制御を適用した場合,数値の左欄 に "可"の文字を,適用しない場合,ハイフンを表示する.代入処理時間については,二分 探索法を適用した場合,数値の左欄に"探"の文字を,適用しない場合,ハイフンを表示す る.フォワード法については,可変解析時間刻み幅制御を適用すると,3.2節末尾で述べた ように処理時間上不利なため,また,二分探索法は適用できないため,表に記載がない.マ ルコフチェーン作成時間は回路網のネットリストを解読し,遷移確率を計算する処理時間で ある.バックワード法のマルコフチェーンはフォワード法より大きいが,ネットリスト解読 時間が大部分を占めるため,作成時間の差は小さい.

bookkeeping 処理時間はフォワード法とバックワード法では大きな差がない.バックワード 法は,フォワード法のように全節点を出発点にゲームを行う必要はないものの,電源または 初期値に対応するゴールに到達するまでの遷移数が大きいので,大きな差がないと思われ る.バックワード法では注目節点以外の節点に関する電圧を求める必要がないので,代入処 理時間は,フォワード法よりバックワード法が短い.可変解析時間刻み幅制御を用いること

表 1 処理時間比較 Table 1 CPU time comparison.

						注	:目接点数=1
節点数	解析方法	マルコフ チェーン 作成時間 [s]	bookkeeping 処理時間 [s] 可:可変解析時間 刻み幅制御適用		代入 処理時間 [s] 探:2分探索 法適用		合計 処理時間 [s]
	フォワード	0.008	-	0.005	-	0.008	0.021
22	バックワード	0.009	- 0.009	0.000	-	0.005	0.023
				探	0.001	0.019	
			可	<u> </u>	-	0.002	0.019
			可		探	0.001	0.018
	フォワード	0.018	-	0.028	-	0.032	0.078
46	バックワード	0.020	-	0.017	-	0.010	0.047
			- 0.017	探	0.002	0.039	
			可 可 0.017	-	0.005	0.042	
				0.017	探	0.001	0.039
94	フォワード	0.045	-	0.068	-	0.268	0.381
	バックワード	0.052	- 0.068	-	0.063	0.183	
			-	0.008	探	0.007	0.127
			可	可 0.067	-	0.014	0.132
			可	0.007	探	0.001	0.120
142	フォワード	0.080	-	0.164	-	0.609	0.853
	バックワード	0.090	- 0.143	0.143	-	0.063	0.296
				0.145	探	0.007	0.240
			可	可 0.142	-	0.027	0.259
			可 0.142	探	0.001	0.233	
	フォワード	0.134	-	0.224	-	1.089	1.447
190	バックワード	0.143	- 0.218	-	0.063	0.424	
				探	0.007	0.368	
			可	可 0.210	-	0.028	0.381
			可	0.210	探	0.001	0.354

で,過渡解析ステップを減らすことができ,さらに代入処理時間は短くなる.また,二分探 索法を用いることで,注目時刻以外の時刻における電圧を求める必要がないので,さらに代 入処理時間は短くなる.合計の処理時間は,バックワード法に可変解析時間刻み幅制御およ び二分探索法を用いた場合,フォワード法の24~86%の処理時間であり,節点数が大きい ほど処理時間の比は大きい.

バックワード法に可変解析時間刻み幅制御および二分探索法を用いた場合の処理時間は直接解法として PSPICE を用いた場合の処理時間の 18~79%であった.ランダムウォーク法は,bookkeepingの計算結果を高速な代入計算に何回も再利用が可能なので,再利用の回数が多いほど効率が上がる.VLSIの論理設計においては,論理回路の一部のみの配線また



はゲートの変更,追加,削除等の修正を行い,その他の大部分は再利用して遅延解析し,また一部のみ修正して遅延解析することを繰り返す.そのような用途に応用した場合の効果を評価することが今後の課題である.

図9に,節点数190の場合について,注目節点数と合計処理時間の関係を示す.注目節点数1のデータは表1の下から1番目および5番目の行に対応する.フォワード法は,全節点の電圧を求める方法なので,注目節点数が増えても合計処理時間は一定である.バックワード法は,注目節点数が増えれば計算手間も比例して増え,注目節点数が7以上であればフォワード法の方が合計処理時間が短い.

評価では,ある精度を実現するためのパラメータ値を事後的に求めたが,実用のためには 適切なゲーム数を解析前に選ぶ必要がある.限られた条件下であるが,解析前にゲーム数を 適切に選ぶ方法の検討を行ったので,その検討状況について以下言及する.直接解法と比べ ての誤差の要因を分析する.誤差の要因は,(1)ゲーム数が有限なこと,(2)初期値情報が 反映されないこと,および(3)解析時間刻み幅が可変なこと,である.しかし,要因(3)に よる誤差は小さい.その理由は図1のような単調に増加または減少するような信号波形で は解析時間刻み幅の中で急激に電圧が変化しないからである.要因(1)および(2)に関する 対策を考える.要因ごとに誤差を制御することが考えられるが,そのような制御は現実的に 不可能なので,個別な誤差要因ごとの対応はせずに,経験値によって対応する.そのような 誤差の制御には,経験値によって必要なゲーム数を決める方法が考えられる.ゲーム数決定 に経験値を反映させる方法として,ルックアップテーブルの使用を考える.

誤差を 5%以内に制御しようとした場合,処理速度を左右する要因は遷移数である.遷移

表 2 1 ゲームあたりの遷移数

Table 2 The number of transits per game.

回路網	全休の)笛	与数=	100
1 H 1 H 1 H 1 H 1 H 1 H	+ 145V	가난다고	- +x -	

	,		H	100
分岐点の数	0	1	3	7
電源から注目節点までの節点数	100	66	45	24
1ゲームあたりの平均遷移数	9590	6752	4308	1399



Fig. 10 Lookup table for the number of node = 100.

数を決める要因は,(1)回路構造,(2)素子値がある.(1)回路構造に関し考察する.遷移数 を左右する要因に,電源から注目節点までの節点数,回路網全体の節点数がある.ただし, 電源から注目節点までの節点数とは,電源と注目節点を結ぶ最短経路上の節点数をいう.遷 移数が増える条件は以下2つある.電源から注目節点までの節点数が大きいこと,および回 路網全体の節点数が大きいことである.回路網全体の節点数が一定でも,電源から注目節点 までの節点数が大きいと遷移数が大きいことを表2に示す.分岐点の数が0すなわち回路 網が分岐のない形状の場合,電源から注目節点までの節点数が最大であり最も遷移数が大 きい.

したがって、ルックアップテーブルの作成は、遷移数が最大となる条件として、回路網全体 の節点数をパラメータとして、分岐のない梯子状の回路網の両端に電源と注目節点があると いう条件で行う.(2)素子値に関し考察する.抵抗値および容量値が大きくなるとマルコフ チェーンの電源ゴールへの遷移確率が小さくなり、1 ゲームあたりの遷移数が増え、処理速 度が遅くなる.素子値に関しては抵抗値および容量値をルックアップテーブルのパラメータ とする.

以上より,ルックアップテーブルのパラメータは回路網全体の節点数,抵抗値および容量 値とする.回路網全体の節点数100の場合のルックアップテーブルの作成例を図10に示 す.x軸が抵抗値,y軸が容量値であり,Error = 5%の精度を得る遷移数をz軸に示す.遷 移数から,ゲーム数を以下の方法で決める.解析対象の回路網の抵抗値と容量値を基にルッ クアップテーブルから遷移数を求める.その回路網に関し,ゲームを繰り返しつつ遷移数を 累積する.累積の遷移数がルックアップテーブルから求めた遷移数を超えた時点のゲーム数 が,誤差が5%以内に収まるゲーム数である.上記の方法は誤差の発生と伝搬の分析が十分 でなく,使える条件が限られる.より一般的に利用できる解析前にゲーム数を選定する方法 の検討が今後の課題である.

5. む す び

高速化を図るために,(1)場所と時刻のローカライゼーションを可能にする方法としてバックワード法,(2)過渡解析1ステップあたりの解析時間刻み幅を制御する方法として可変解 析時間刻み幅制御の検討を行った.

VLSI 内データ配線等価回路網を用いて評価を行った結果,誤差が直接解法の5%以内の 場合で提案手法の処理時間は従来のランダムウォーク法の24~86%(注目節点数が1)で あった.

本研究の目的である,精度を保ちつつ従来のランダムウォーク法よりも高速化できること,が実現することを確認した.

今後の課題は,インダクタおよび非線形素子を含む回路の扱いを検討すること,VLSI論 理設計の遅延解析へ応用した場合の直接解法との比較をすることおよび解析前にゲーム数 を適切に選ぶ方法を引き続き検討することである.

参考文献

- 1) Ho, C., Ruehli, A.E. and Brennan, P.: The modified nodal approach to network analysis, *IEEE Trans. Circuits and Systems*, Vol.CAS-22, No.6, pp.504–509 (1975).
- 2) 浅井秀樹,渡辺貴之:電子回路シミュレーション技法,pp.52-71,科学技術出版社 (2002).
- 3) 牛田明夫,田中 衛:電子回路シミュレーション,コロナ社 (2002).
- 4) Forsythe, G.E. and Leibler, R.A.: Matrix inversion by a Monte Carlo method, Math. Tables Other Aids Computation, Vol.4, No.31, pp.127–129 (1950).
- 5) Wasow, W.: A note on the inversion of matrices by random walks, *Math. Tables Other Aids Computation*, Vol.6, No.38, pp.78–81 (1952).
- 6) Doyle, P.G. and Snell, J.L.: *Random walk method and electric networks*, Mathematical Association of America (1984).
- 7) Farlow, S.J.: Partial Differential Equations for Scientists and Engineers, pp.346-

352, Dover Publications (1993).

- 8) Qian, H., Nassif, S.R. and Sapatnekar, S.S.: Random Walks in a Supply Network, Proc. ACM/IEEE Design Automation Conference, Anaheim, USA, pp.93–98 (2003).
- Qian, H., Nassif, S.R. and Sapatnekar, S.S.: Power Grid Analysis Using Random Walks, *IEEE Trans. CAD*, Vol.24, No.8, pp.1204–1224 (2005).
- 10) 三輪 仁,鈴木五郎: ランダムウォーク法の大規模熱 RC 回路解析への応用,電子情 報通信学会論文誌 A, Vol.J93-A, No.7, pp.493-497 (2010).
- 11) 島内剛一ほか:アルゴリズム辞典, pp.509-510, 共立出版 (1994).
- 12) Dartu, F., Menezes, N., Qian, J. and Pilegge, L.T.: A Gate-Delay Model for High-Speed CMOS Circuits, Proc. ACM/IEEE Design Automation Conference, pp.576– 580 (1994).
- 13) Celik, M., Pillege, L., et al.: *IC interconnect analysis*, pp.271–289, Kluwer Academic Publishers (2002).

(平成 23 年 2 月 7 日受付)(平成 23 年 7 月 8 日採録)



三輪 仁(正会員)

1983年名古屋大学工学部原子核工学科卒業,1985年同大学大学院修士 課程修了.同年日立製作所入社.メモリLSI開発に従事.2007~2010年 北九州市立大学大学院博士後期課程に在学,シグナルインテグリティ解析 技術に関する研究に従事.



鈴木 五郎(正会員)

1975年慶應義塾大学理工学部電子工学科卒業.1993年同大学工学博士. 1975年日立製作所入社.日立研究所,大みか工場,システムLSI事業部 (現(株)ルネサスエレクトロニクス)勤務を経て,現在,北九州市立大 学情報メディア工学科教授.回路モデリング,回路縮約,回路モーメント, 回路解析エンジン等シグナルインテグリティ解析に関する研究,および

ECC や論理 BIST アーキテクチャ等,高信頼性デジタルシステム設計に関する研究に従事.