HDRアーキテクチャを対象とした複数電源電圧指向の低電力化高位合成手法

• Item type: SIG Technical Reports(1)
• 公開日: 2011-10-17
• タイトル: HDRアーキテクチャを対象とした複数電源電圧指向の低電力化高位合成手法
• タイトル / 言語: en
• タイトル: Multiple Supply Voltages aware High-level Synthesis for HDR architecture
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 早稲田大学大学院基幹理工学研究科情報理工学専攻
• 著者所属: 早稲田大学大学院基幹理工学研究科電子光システム学専攻
• 著者所属: 早稲田大学大学院基幹理工学研究科情報理工学専攻
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Engineering, Waseda University.
• 著者所属(英): en
• 著者所属(英): Dept. of Electronic and Photonic Systems, Waseda University.
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Engineering, Waseda University.
• 著者名: 阿部, 晋矢; 柳澤, 政生; 戸川, 望
• 著者名(英): Shin-ya, Abe; Masao, Yanagisawa; Nozomu, Togawa
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 携帯機器の駆動時間や発熱が問題となる現代，低電力化を意識した LSI 設計が必要である．半導体の微細化技術の向上のため，ゲート遅延に対する配線遅延の割合が増加し，配線遅延を考慮した設計も必要である．システム LSI の設計手法として高位合成があるが，低電力化と配線遅延の双方を意識した高位合成として HDR アーキテクチャを対象とした複数電源電圧指向の高位合成がある．しかし，これはスケジューリング/FU バインディングの際，直接的に消費エネルギーを最小化するのではなく，実行時間の最小化を目的とすることで 2 次的に消費エネルギーを削減している．本稿では，HDR アーキテクチャを対象とした，複数電源電圧を考慮した消費エネルギーの最小化を目的とするスケジューリング/FU バインディングを提案する．計算機実験により提案手法は，従来のレジスタ分散型アーキテクチャと比較して最大 45.1% 程度消費エネルギーを削減でき，従来の HDR アーキテクチャを対象とした手法と比較して最大 15.9% 程度消費エネルギーを削減できることを確認した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: As buttery runtime and overheating problems for portable devices become unignorable, energy-aware LSI design is strongly required. Moreover, an interconnect delay should be explicitly considered there because it exceeds a gate delay as the semiconductor devices are downsized. We must take account of energy efficiency and interconnect delay even in high-level synthesis. Recently, a huddle-based distributed-register architecture (HDR architecture), which is a kind of island-based distributed-register architecture for multi-cycle interconnect communications, and its associated synthesis algorithm have been proposed. The algorithm is composed of scheduling/FU binding, huddling, unhuddling, and floorplanning. However, the original scheduling/FU binding does not minimize energy consumption directly but minimizes execution time. In this paper we propose a new scheduling/FU binding algorithm whose purpose is the minimization of energy consumption considering multiple supply voltages for HDR architectures. Experimental results show that our algorithm achieves 45.1 % energy-saving compared with the conventional distributed-register architectures and conventional algorithms, and 15.9 % energy-saving compared with the conventional algorithm for HDR architecture.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムLSI設計技術（SLDM）; 巻 2011-SLDM-152, 号 17, p. 1-6, 発行日 2011-10-17
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会