エラー訂正・検出符号を用いたNetwork-on-Chipの低消費電力化

• Item type: Trans(1)
• 公開日: 2011-10-05
• タイトル: エラー訂正・検出符号を用いたNetwork-on-Chipの低消費電力化
• タイトル / 言語: en
• タイトル: A Low Power Network-on-Chip Using Error Correction and Detection Codes
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 省電力方式
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属: 国立情報学研究所／総合研究大学院大学
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): National Institute of Informatics / The Graduate University for Advanced Studies
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology, Keio University
• 著者名: 小島, 悠; 松谷, 宏紀; 鯉渕, 道紘; 天野, 英晴
• 著者名(英): Yu, Kojima; Hiroki, Matsutani; Michihiro, Koibuchi; Hideharu, Amano
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: Network-on-Chip（NoC） においてプロセスの微細化やそれにともなう低電圧化によりビットエラー率が上昇する点が問題となっており，DVFS などによる低消費電力化の大きな妨げになりつつある．そこで，本研究ではエラー耐性技術を用いることでエラー率を抑えつつ電圧を下げる NoC の低消費電力化手法を提案，評価する．まず，現実的なエラー耐性技術を8つのパターンに絞り，これをすべて適用可能なルータ構成を提案した．提案ルータでは，エラー検出・訂正処理を通常のルータのルーティング処理と同時に行い，エラーが検出された場合のみ処理をやり直す投機的な実行を採用した．また，空いている入力チャネルバッファを再送に利用することで専用のバッファなしで再送を実現している．評価結果より，電源電圧を下げてエネルギー効率を上げるという点において，ヘッダフリットは各ルータでパリティによるエラー検出を行い，データフリットには end-to-end レベルの CRC によりエラー検出を行う手法が優れており，通常の NoC と比較して転送エネルギーを 45% 削減できた．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: As semiconductor technology improves, the supply voltage is lowered and bit-error rate is increased, which introduces a difficulty in further reducing the supply voltage of the chip with maintaining the bit-error rate using low-power techniques, such as DVFS. We propose and evaluate a low-power Network-on-Chip (NoC) structure based on fault-tolerant techniques in order to reduce the supply voltage while maintaining the bit-error rate. We first define eight practical fault-tolerant techniques and propose a router structure that supports all of them. The proposed router speculatively performs the routing computation and the error detection/correction at the same cycle. Also, it performs the link-level retransmission without additional buffer resources by using unoccupied part of input buffers. Evaluation results show that a fault-tolerant technique that uses the link-level parity check for header flits and the end-to-end level CRC error detection for data flits achieves the best energy efficiency. It also shows that the energy consumption for sending a flit is reduced by 45%.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11833852
• 書誌情報: 情報処理学会論文誌コンピューティングシステム（ACS）; 巻 4, 号 4, p. 24-35, 発行日 2011-10-05
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7829
• 出版者 / 言語: ja
• 出版者: 情報処理学会