

## 論 文

## 自動論理解析システム : CALAS\*

元 岡 達\*\* 杉 浦 宣 紀\*\*\*  
 植 野 努\*\*\* 武 内 悟\*\*\*

**Abstract**

CALAS is the automatic logic analyzer on digital systems which is implemented in FORTRAN. The input language in which given digital systems are described is a Boolean equation type language. The output is described in the language which is equivalent to sequential control flows. Therefore, CALAS is the converter between 2 types of system description languages.

The characteristics of CALAS are as follows; (1) A large scale system is analyzed efficiently because of requiring relatively small capacity of storage and executing in relatively short time, (2) It can deal a system with asynchronous loop circuits, (3) The system behavior is understood easily, because of simplification of logic equations and (4) Various analysis modes can be specified by the command system.

**1. まえがき**

論理設計の自動化に関しては、これまで多くの記述言語や、実験システムの報告がなされている<sup>1)-5)</sup>。しかし、その中で実用的なシステムとして現実の設計に広く用いられているのは、主にゲートレベルの論理シミュレータに限られており、論理回路の合成を含む完全自動化システムの実現には、まだ、多くの解決すべき問題が残されている。

自動論理解析システムでは、ブール式で表現された論理システムを、状態遷移形表現に自動的に変換するので、これを用いて仕様論理と設計論理回路動作とを照合し、設計誤りのチェック、修正を行なうことができる。自動論理合成システム、あるいは、人手による論理合成と組合せて、設計の帰還ループを構成することにより、設計の迅速化、正確化を図り、これによっ

て大規模論理回路の設計も可能になることが期待される。このような観点から、文献 5)では、先に文献 3)で提案された論理設計言語 LDS をもとにして、自動論理解析を行なう場合の、基本アルゴリズム、および、主として原理的確認のために作成された実験プログラム RLC 23 について述べられている。

本稿では、この論理解析アルゴリズムを用いて、現実の論理回路設計に使用しうる実用システムとして開発した自動論理解析システム CALAS (Computerized Automatic Logic Analysis System)について述べる。この種のシステムが実用に供しうるかどうかは、取り扱いうる論理回路の規模 (計算機内のメモリ占有量)、および、計算に要する時間の長さに依存する。CALAS では、言語に FORTRAN を使用し、内部データ表現にはテーブル形式をとったこと、および、各種マトリクスの表現にスパースマトリクス法を採用したことなどにより、計算機内メモリ占有量の縮小化、および、解析時間の短縮化が可能になった。また、非同期ループ検出機能、出力論理式の簡単化機能、モジュール化された論理回路の外側論理回路への展開処理など、実用システムとして有効な各種の処理機能を持たせてある。さらに、解析、修正のくり返しによる設計を効果的に行なう手段として、入力変数\*\*\*\*間の関係の

\* Computerized Automatic Logic Analysis System: CALAS by Tohru MOTO-OKA (Faculty of Engineering, University of Tokyo) Nobunori SUGIURA Tsutomu SHIINO and Atsushi TAKEUCHI (Software Systems Division, OKI Electric Industry Co., Ltd.).

\*\* 東京大学工学部電気工学科

\*\*\* 沖電気工業(株) ソフトウェア事業部

\*\*\*\* 一つのモジュール化された論理回路の入力端子を示す変数を入力変数、出力端子を示す変数を出力変数と定義する。

指定、解析する必要のない状態（遷移禁止状態）の指定、値の決まらない状態を定義する制御変数の数が一定値を越えると解析を一時停止させる指定（計算時間が膨大になるため解析を続けるかどうか使用者に判断を求める）など、種々の解析制御パラメータによる解析の制御を可能にした。また、RLC 23において設定されていた入力論理回路表現上の種々の制限を大部分解除し、自由度を大幅に高めている。

本稿では主として、CALAS の処理方式、内部データ構造、テーブル構成による解析手法、非同期ループの検出方式、および、出力表現を簡潔にするための論理式の簡単化手法などについて述べる。

## 2. システムの概要

本システムは、LDS 言語<sup>3)</sup>のレベル 2 言語（ブール式表現）で記述された入力論理回路モデルを解析し、レベル 3 言語（状態遷移形式）による表現に変換するものである。Fig. 1 に CALAS のシステム動作概要を示す。まず、解析制御パラメータ指定カード（7 章参照）を解読し、解析制御パラメータ値をセットする。次に、入力論理記述を最も内側のモジュールから、構文の誤りを調べながら解読し、システムの内部表現に




Fig. 1 System flow

変換する。このとき、処理指定のないモジュールは外部記憶にそのままの形で書き出す。構文に誤りのなかったモジュールは、展開処理（解析制御パラメータの指定による）、入力変数間の関係式の処理と変数の消去処理、非同期ループの検出処理を行ない、結果をレベル 2 記述に変換し、外部記憶に書き出す。さらに、代入計算の順序付けなど変換処理の前に必要な種々の前処理を行なう。

次にモジュールの変換処理を行ない、結果を内部表現からレベル 3 記述に変換し、外部記憶に書き出す。解析を終了したモジュールを外部記憶に書き出すことにより、大規模論理回路の解析を可能にしている。このようにして、内側のモジュールから順次解析を行ない全モジュールの解析終了後、出力処理プログラムにより外部記憶に記憶されている内容を整理して出力する。

## 3. 内部データ構造

内部データは、メモリの節約、解析の迅速化に主眼をおき、以下のようなテーブル構造で記憶している。

各モジュール、変数に関する情報は、それぞれ Fig. 2 (a), (b) に示す構造のモジュール表、変数表に記憶される。モジュール名、変数名は通常 2 ワード（8 文字以内）で記憶されるが、8 文字以上 31 文字以下のものは Fig. 2 (c) のように、次の行を用いて記憶される。入力論理式は、Fig. 3(次頁参照)に示すような論理式表に変数表の番地と数字符号を用いて記憶さ

モジュール名 (2ワード)	モジュール 種別 (1ワード)	変数表への ポインタ (1ワード)	論理式 表へのポイン タ(1ワード)	モジュールの 階層レベル (1ワード)
------------------	-----------------------	-------------------------	--------------------------	---------------------------

(a) モジュール表  
MODULE table

変数名 (2ワード)	変数種別 (1ワード)	変数の値 (1ワード)	論理式表 へのポイン タ(1ワード)	補助論理式 表へのポイン タ(1ワード)
---------------	----------------	----------------	--------------------------	----------------------------

(b) 変数表  
VARIABLE table

A	B	C	D	E	F	G	H	I	J	K	L	M	N	O	P	Q	R	-----
---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	-------

(c) 8 文字以上のモジュール名、変数名の記憶法  
(\*は連続マーク)  
module name, variable name storing  
format (\* continuation mark)

Fig. 2 MODULE table, VARIABLE table

内 容	意 味
$Y$ の変数表における番地	$Y$
=を表わす数字記号	=
$A$ の変数表における番地	$A \&$
$B$ の変数表における番地に負号を付けたもの	$B $
「」を表わす数字記号	「」
$C$ の変数表における番地	$C$
式の終り記号 (¥) を表わす数字記号	¥

Fig. 3 EQUATION table

れる。たとえば、論理式\*  $Y = A \& B | \neg C ¥$  は変数  $A, B, C, Y$  がそれぞれ変数表における番地で表わされ、演算子  $\&, |$  はそれらの左側にある変数の変数表の番地の符号によって、Fig. 3 のように記憶される。すなわち、 $A \&$  は  $A$  の変数表の番地、 $B |$  は  $B$  の変数表の番地に負号をつけたものとなる。このような記憶法により、論理式記憶領域は大幅に縮小され、また、後述するパターン照合による代入計算をきわめて効率よく行なうことができる。また、制御変数\*\*値の列( $|C_1|, \dots, |C_p|$ )で定義される状態  $S$  は、できるだけビット操作をさけるため次式のようにコード化され、Fig. 4 に示す構造の状態表に記憶される。

$$|S| = \sum_{i=1}^p |C_i| \times 2^{i-1} \quad (1)$$

ただし、 $|C_i|$  は制御変数  $C_i$  の値である。

#### 4. 解析処理手法

主な解析処理は次の三つである。

- (1) モジュールの展開処理
- (2) 非同期ループの検出とそのモジュール化
- (3) レベル変換処理

以下、各々の処理について述べる。

##### 4.1 モジュールの展開処理

展開処理指定されたモジュールでは、入力処理の段階で、各変数名はそのモジュール名で修飾された形で変数表に記憶される。論理式は論理式表と同じ構成の補助論理式表にいったん記憶される。展開処理は、展開処理指定されたモジュールの外側のモジュールの内容が記憶されている論理式表内に、その補助論理式表

- \* &: 論理和、|: 論理積、「」: 否定、¥: 論理式の終り記号である。
- \*\*: 回路を制御部分と演算部分に分けたとき制御部分の記憶要素を表わし、回路の状態を定義するものを制御変数、演算部分の記憶要素を表わすものをデータ変数と定義する。
- \*\*\* 論理回路の端子のうち入力端子、出力端子、記憶素子の端子以外の端子を示す変数。
- \*\*\*\* 端変数とは入出力端子の変数のこと、もとの回路から、入出力端子、記憶要素の端子を除いたとき生じる新しい入出力端子を示す変数も含む。




Fig. 4 STATE table, TRANSFER table




Fig. 5 Asynchronous loop detection and modulization

の内容を組み込むことにより行なわれる。

##### 4.2 非同期ループの検出とモジュール化

現実の論理回路では、しばしば非同期ループが一種のレジスタ機能を持った回路素子として用いられる。このような非同期ループは、その構成変数を制御変数と定義しないかぎり、回路の状態を構成する要素にはならず、代入計算をループさせ、解析を不可能にする。また、大規模な論理回路の設計に当って、その煩雑さから設計を誤り、非同期ループを構成してしまう場合もある。したがって、論理回路の解析に当っては、非同期ループの検出が不可欠となり、CALASでは Fig. 5 に示すように非同期ループの検出を行なっている。まず、中間変数\*\*\*の定義式から変数間の接続表を作成し、論理回路の外側から端変数\*\*\*\*を順次検出し消去する。その結果、消去されずに残った変数について、右辺の定義式中に中間変数を最も多く含む変数を起点に、変数間の接続関係を接続表上で追跡し、Nステップでもとの変数にもどる変数の接続パスを検出する。これが N 变数からなる非同期ループである。こ




Fig. 6 Level transfer flow

の非同期ループは一つのモジュールとして回路からくり出す。このとき、非同期ループへの入力端子と出力端子は、それぞれ出力変数、入力変数と再定義する。次に、端変数の検出消去処理からくり返す。このようにして、非同期ループを検出し、展開されないモジュールとしてレベル2記述に変換し、外部記憶に書き出す。4変数以上からなる非同期ループについては構造解析はせずに、まとめて出力する。

#### 4.3 レベル変換処理

レベル2記述からレベル3記述への変換処理法を Fig. 6 にしたがって述べる。

まず、状態  $S^{j-1} (|C_1^{j-1}|, \dots, |C_p^{j-1}|)$  を論理式表に記憶されている論理式に代入する。論理式表の構造から、論理演算を Fig. 7 に示す 10 種類の演算パターンに分類し、これらと論理式表の内容をパターン照合して代入計算を行なう。次に、論理回路を制御変数の値を決定する制御部分と、その他の演算部分とに分けたとき、状態  $S^{j-1}$ において演算部分で実行される論理演算の結果を、Basic Statement List\*として補助論理

\* 演算部分の記憶要素を示すデータ変数、出力変数、中間変数、観測変数（使用者がその値を見るために指定した変数）の定義式から構成される。ただし、出力結果の簡潔化のため、状態遷移により値を変えないデータ変数、値が“0”となる出力変数の定義式は削除する。また、Basic Statement Listを構成する変数の定義式中に現わらない中間変数の定義式もここから削除する。

演算パターン	処理
$f \& f$	$f$ 中に $l$ 、または同一レベルの $($ 、または $=$ が現われるまで式を消去する。
$0 \mid f$	$0$ を消去する。
$1 \& f$	$1$ を消去する。
$1 \mid f$	$f$ 中に同一レベルの $($ 、または $=$ が現われるまで式を消去する。
$f \& 1$	$1$ を消去する。
$f \& 0$	$f$ 中に $l$ 、または同一レベルの $($ 、または $=$ 、または $=$ が現われるまで式を消去する。
$f \mid 1$	$f$ 中に同一レベルの $($ 、または $=$ 、または $=$ が現われるまで式を消去する。
$f \mid 0$	$0$ を消去する。
$f \mid X$	(処理しない)
$f \& X$	(処理しない)

$f$ : 論理式  
 $\text{同一レベルのカッコ}: \text{その演算が含まれるカッコ}$   
 $X$ : 値の決まらない変数

Fig. 7 Logic operation pattern

式表に移す。一単位時後の制御変数  $C^j$  の総ての値  $|C_1^j|, \dots, |C_p^j|$  が決まつたとき、状態  $S^{j-1}$  は状態  $S^j (|C_1^j|, \dots, |C_p^j|)$  に遷移する。

一方、制御変数のうち値の決まらないもの  $C_i^j (C_{i1}^j, \dots, C_{im_i}^j)$  が残つたとき、入力変数とデータ変数を合せて変数  $X$  とすれば、変数  $X$  のうち  $C_i^j$  の値を決定するのに必要な変数  $A(a_1, \dots, a_v)$  を検出し、変数  $A$  の取りうる全ての値の組合せについて、 $C_i^j$  の値を計算し、 $r$  個の遷移状態  $S^{jn} (n=1, \dots, r)$  を求める。このとき、論理回路の状態遷移と、それを決める変数  $A$  との関係を示す遷移条件式を次のようにして構成する。すなわち、 $u$  種類の変数  $A$  の値の組合せ  $A_u (a_{u1}, \dots, a_{uv}) (u=m_1, \dots, m_u)$  に対して制御変数  $C_i^j$  が同一の値  $|C_{in}^j|$  をとり、同一の状態  $S^{jn}$  に状態遷移が起こると、遷移条件式  $T_{j-1, jn}$  を次式で定義する。

$$T_{j-1, jn} = \sum_{\omega=m_1}^{m_u} \prod_{i=1}^v |a_{ui}| \odot a_{ui} \quad (2)$$

ただし、 $|a| \odot a = |a|a| \sqcap |a| \sqcup a$ 、 $\Sigma$ : 論理和、 $\Pi$ : 論理積を示す。

(2)式は

$$T_{j-1, jn} = \begin{cases} 1 & (A = A_u) \\ 0 & (A \neq A_u) \end{cases} \quad (3)$$

となり、変数  $A$  が  $|A_u|$  の値の組合せをとるときだけ状態  $S^{jn}$  に状態遷移が起こることを示す。(2)式は  $a_1, \dots, a_v$  の論理積の論理和として表わされ、変数の個数  $v$  が多いとき膨大な論理式となることがある。

る。したがって、(2)式を簡単化(5章参照)し、解析結果の検討を容易にした。このようにして得られた遷移条件式は、入力変数とデータ変数のみで構成される。

また、単位時間前の状態の代入計算により値の決まらない制御変数が残ったとき、その制御変数の定義式中に含まれる中間変数を遷移条件式の構成に用いると、遷移条件式が簡単になり、構成の迅速化を図ることができる場合もある。すなわち、値の決まらない制御変数  $C_{i,j}$  の定義式を  $f_i(f_1, \dots, f_n)$  とし、変数  $A$  の値の代入計算の結果得られた  $C_{i,j}$  の値を  $|C_{i,j}| = |f_i(f_1, \dots, f_n)|$  とするとき、遷移条件式  $T_{j-1,jn}$  は次式で定義される。

$$T_{j-1,jn} = \prod_{i=1}^t |f_i| \odot f_i = \prod_{i=1}^t |C_{i,j}| \odot f_i \quad (4)$$

変数  $A$  の値の組合せにより、すでに現われた状態に遷移が起こるととき、遷移条件式は構成する必要はない。(4)式は明らかに(3)式を満たす。

遷移条件式を(2)式で構成(簡単化を行なう)するか(4)式で構成するかは、解析制御パラメータで指定できる。

上述のようにして得られた遷移条件式は、補助論理式表に記憶する。このとき、それぞれの遷移条件式の先頭番地をポインタとして、Fig. 4に示す遷移表に記憶する。ここで、遷移表の行番号は状態表の行番号と一致している。状態  $S^{j-1}$  からの全ての遷移条件式を構成後、レベル3記述に変換し、外部記憶に書き出す。全ての遷移可能状態が解析されるまで、同様の処理をくり返す。

## 5. 論理式の簡単化

この種のシステムでは、遷移条件式の構成に多くの時間を要し、その記憶に大きなメモリ領域を必要とするため、大規模回路を扱う上での障害になる可能性がある。

本システムでは、遷移条件式の構成過程において、論理式の簡単化を行なうことにより遷移条件式の記憶領域を縮小し、解析結果を簡潔化し見やすいものにしている。さらに、入力変数、データ変数の数が多いモデルに対しては、遷移条件式の構成時間も短縮される。(2)式で定義される論理式は、入力変数、データ変数の論理積の論理和形式をしており、これらの素項を求め、その素項の論理和形式に(2)式を変形することにより、論理式の簡単化を行なっている。

まず、遷移条件式の記憶エリアを縮小し、簡単化の処理時間を短縮するため(2)式の各論理積部分  $N_i^{(0)}$  を次式のようにコード化する。

$$N_i^{(0)} = \sum_{j=1}^v |\alpha_{ij}| \times 10^{j-1} \quad (5)$$

$$(i=m_1, \dots, m_u)$$

ただし

$$|\alpha_{ij}| = \begin{cases} 0 & (i \text{ 番目の論理積に } \alpha_j \text{ が現われたとき}) \\ 1 & (i \text{ 番目の論理積に } \alpha_j \text{ が現われたとき}) \end{cases}$$

添字(0)は変数消去操作が(0)回なされたことを示す。このとき、

i)  $|N_i^{(q)} - N_i^{(q)}| = 10^k$  のとき ( $k \in [0, 1, \dots, v-1]$ )。 $N_i^{(q)}$  と  $N_i^{(q)}$  とは  $k+1$  番目の変数を消去して、一つの論理積  $N_i^{(q+1)}$  に縮約することができる。このとき、消去される変数  $\alpha_{ik+1}$  は  $|\alpha_{ik+1}| = 2$  とコード化し、論理積  $N_i^{(q+1)}$  を次式でコード化する。

$$N_{i1}^{(q+1)} = N_{i1j}^{(q)} + 10^k \quad (6)$$

ただし  $N_{i1j}^{(q)} : N_i^{(q)}, N_i^{(q)}$  のうち大きなもの。

$N_i^{(q)}$  が  $N_i^{(q)}$  以外のものに対して、縮約することができるとき、同様にして  $N_i^{(q+1)}$  を作成する ( $s=1 \dots m$ )。 $m$  は  $N_i^{(q)}$  が  $m$  個の論理積と縮約されることを示す。

ii)  $|N_i^{(q)} - N_i^{(q)}| \neq 10^k$  のとき ( $k=0, \dots, v-1$ )。 $N_i^{(q)}$  と  $N_i^{(q)}$  とは変数を一つ消去して縮約できない。このとき  $N_i^{(q+1)} = N_i^{(q)}$  とする。

以上の操作を、消去される変数がなくなるまで行なう。この結果得られた論理積パターンを  $\tilde{N}_i = (\tilde{\alpha}_{i1}, \dots, \tilde{\alpha}_{im})$  ( $i=1, \dots, m$ ) とすると、遷移条件式  $T_{j-1,jn}$  は次式のようになる。

$$T_{j-1,jn} = \sum_{i=1}^m \prod_{j=1}^v |\tilde{\alpha}_{ij}| \odot \tilde{\alpha}_{ij} \quad (7)$$

ただし、演算子  $\odot$  は  $|\tilde{\alpha}_{ij}| \neq 2$  のとき、演算子  $\odot$  を示し、 $|\tilde{\alpha}_{ij}| = 2$  のとき  $\tilde{\alpha}_{ij}$  に関する演算は行なわず、変数  $\tilde{\alpha}_{ij}$  を論理積から消去する。

Fig. 8(次頁参照)(a)には(2)式で構成した遷移条件式の例を示し、Fig. 8(b)には簡単化された遷移条件式の例を示す。

## 6. 解析制御パラメータ

解析制御パラメータは、マンマシンシステムとしての本システムの機能を十分に発揮させるため、解析処理内容を指定するものであり、論理回路の部分的解析を可能にし、回路の使用上からの制限(たとえば、入力信号パターンが限られている場合、実際には遷移の

```

:L001~CRES~TRIG&GOCIN&GOCSN|CRES~TRIG&GOCIN~GOCSN|CRES~TRIG&GOCIN~GOCSN|CRES~TRIG&GOCIN&GOCSN
|CRES~TRIG&GOCIN&GOCSN|CRES~TRIG&GOCIN&GOCSN|CRES~TRIG&GOCIN&GOCSN|CRES~TRIG&GOCIN&GOCSN
INAGOCSN), L002(~CRES&TRIG&GOCIN~GOCSN), L003(~CRES&TRIG&GOCIN~GOCSN), L004(~CRES&TRIG&GOCIN&GOCSN)

```

(a) 簡単化前

```

:L001~TRIG|CRES|GOCIN&GOCSN), L002(~CRES&TRIG&GOCIN~GOCSN), L003(~CRES&TRIG&GOCIN~GOCSN),
L004(~CRES&TRIG&GOCIN&GOCSN)

```

(b) 簡単化後

Fig. 8 Example of simplification of transition condition equation

起こらない状態がわかっている場合など)を考慮した解析を可能にするものである。解析制御パラメータには、CONVERSION, EXPANSION, ELIMINATION, INITIAL-STATE, STOP-STATE, MAXCV, TYPE, TRACE, PARAM-END, がある。

“CONVERSION”は、レベル2記述からレベル3記述へ変換するモジュールを指定するものであり、こ

の指定のあるモジュールが多層構造をしているときは、内側の層のモジュールから順次解析処理を行なう。

“EXPANSION”は、展開処理を行なうモジュールを指定するものである。組込み関数(各種フリップフロップ(Standard module), 各種ゲート(Standard function), 遅延素子)は、全て展開処理される。

“ELIMINASION”は、入力変数間の関係式、およ

```

LEVEL1 COMPUTER(X(10),RESET|R(1),R(5),Y(15))
LEVEL1
REGISTER C01,OP2,OP3,OP4;
PASS AOP2,R(X(10)),Y(10),Z(15),OF
LEVEL2
T59=MVAL(C11);
7=x1Y1x1Y1-Y1-C1-x1-Y1-X1-Y1-Y1-C
(CC1)=X(1:9)Y(1:9)X(1:9)C(1:9)Y(1:9)Z(1:9)
(CC2)=
OP*X(1:9)Y(1:9)-CC1-X(1:9)-Y(1:9)Z(1:9)
END;
PASS COUNT(X(10),PM; Y(10))
LEVEL2
TERMINAL T59;
Y=Z(T59);
T59=Y;
T59+=((Y(1:9))EPM1-Y(1:9))EPM3T(1:9);
END;
L001: D:=C :L002;
L002: Z1=x* :L003;
Z1=0 :L004;
L003: M:=x :L005;
L004: L005: L006: L006: M01:=M(1)*
M02:=M(2)*
M03:=M(3)*
M04:=M(4)*
C:=COUNT(Y(4:9)*
EPM4)*Z;
COUNT(L15T2+1) :L007;
D:=C :L008=OP1&OP2&OP3&OP4;
L009=(D01&D02&D03&D04)& L010=(D01&D02&D03&D04)& L011=(D01&D02&D03&D04)& L012=(D01&D02&D03&D04)& L013=(D01&D02&D03&D04);
L008, L010=(D01&D02&D03&D04), L012=(D01&D02&D03&D04), L013=(D01&D02&D03&D04);
Z1=x* :L009;
L009: D=0 :L010;
D=0 :L011;
C:=C :L012;
L012: L001(OTHERWISE), L011(~RESET)*
L001(OTHERWISE), L011(~E(1));
L011: L011(~E(1)&E(2)&E(3)&E(4)&E(5)), L010(OTHERWISE)*
L014: Z1=x* :L015;
L015: L015=~E(1)&E(2)&E(3)&E(4)&E(5), L012(OTHERWISE)*
M:=A :L025;
L017: A:=0 :L018;
L018: M:=x :L024;
L019: V:=x :L025;
L020: E:=COUNT(Y(4:9)*
A=L15T1;
COUNT(L15T1)= :L013;
L013: L013=L15T1;
E=COUNT(Y(4:9)*
E=COUNT(*);
COUNT(L15T1)= :L015;
L015: A:=x*;
Y=M :L027;
L027: L027=L15T1;
L028: L028=L15T1;
L029: L029=L15T1;
L030: L030=L15T1;
L031: L031=L15T1;
L032: A:=ADDER,Z* ADDER(A,M) :L031(ADDER,OF), L011(OTHERWISE)*
L033: A:=M :L011;
L034: A:=ADDER,Z* ADDER(A,COUNT,Y)* COUNT(M*V) :L011(~ADDER,OF), L011(OTHERWISE)
END;

```

Fig. 9 Example of analysis

Fig. 9

び、他の変数を代入して消去する中間変数を指定するものである。

- \*  $X(10)$ など数個の変数を一まとめにして表わす配列変数は、論理式中に現われる相異なる配列部分を、それぞれ異なる変数と見なして処理する。

```

LIST1=(0,0,0,0,E)*
LIST2=(0,0,0,0,C)*
LIST3=(A(1:9),0)*
LIST4=( ),A(0:8))*
```

**Fig. 10** List variables

“INITIAL-STATE”は、論理回路の初期状態を指定するもので、制御変数、および、その値はこのカードで定義する。

“STOP-STATE”は、これから先の遷移状態を解析する必要のない遷移禁止状態(状態名、制御変数値)を指定するもので、ここで指定された状態から一単位時後の遷移状態と、それらへの遷移条件式を算出し、それ以後の時刻における状態の遷移は解析しない。

“TYPE”は、遷移条件式の構成法を指定するもので、TYPE=0は(2)式で定義された遷移条件式を簡単化し、入力変数とデータ変数で遷移条件式を構成することを指定する。TYPE=1は(4)式(中間変数を含む)で遷移条件式を構成することを指定する。

“TRACE”は、解析途中の中間結果の出力（ラインプリンタ）を要求するものである。

“PARAM-END”は、解析制御パラメータの終りを示すものである。

## 7. 解析例

10個の命令を持つ簡単なコンピュータ回路の解析例を示す。Fig. 9 はレベル2記述された入力データで、COMPUTE は CONVERSION 指定のあるモジュールの名前で、ADDER, COUNT はそれぞれ処理指定のないモジュールの名前である。入力変数は  $X(10)$  (配列変数\*), RESET で、出力変数は RI, WI, R(6), Y(10) である。制御変数は C1, C2, C3, C4, C5, C6 で、初期状態はこれらの初期値 0, 0, 0, 0, 0, 0 で定義する。A(10), C(6), D(6), E(6), M(10), OP1, OP2, OP3 はデータ変数、T1…T34 は中間変数である。Fig. 9 に解析結果を示す。Fig. 10 は、リスト変数の定義式である。この解析にはメモリ 66(kW), 実行時間 56.27 秒 (UNIVAC-1106) を要した。

## 8. むすび

本論文では、論理設計自動化に有効な実用システムとして開発した論理解析システム CALAS のシステム概要、内部データ構造、処理手法などについて述べた。本システムは、回路モデル記述をその内容ごとに分類し記述するテーブル形式の内部表現をとることによ

り、メモリを有効に利用することができ（たとえばメモリ 70 kW では、200 変数（制御変数 64 個）、1500 ゲートのモデルの解析が可能）、また、代入計算、および、遷移条件式の構成の迅速化を図ることができた。さらに、非同期ループの検出、遷移条件式の簡単化による解析結果の簡潔化、各種解析制御パラメータによる解析の制御などが可能であり、計算機や LSI などの論理設計に役立つものと考える。

### 9. 謝 辞

本システムの開発は、日本電子工業振興協会論理設計自動化専門委員会の仕事の一部として行なった。同委員会言語仕様分科会で御討論いただいた委員諸氏、ならびに、日本電子工業振興協会各位に深甚なる謝意を表する。また、終始有益な御助言、御指導をいただいた沖電気工業（株）ソフトウェア事業部 S E 部次長 山本正隆博士、開発に協力された細谷順一氏、東正明氏に深謝する。

### 参 考 文 献

- 1) M. A. Breuer : Recent Developments in the Automated Design and Analysis of Digital System, Proc. of IEEE, vol. 60, No. 1, pp. 12~27 (Jan. 1972)
- 2) H. Schorr : Computer-Aided Digital System Design and Analysis Using a Register Transfer Language, IEEE Trans. on EC, vol. EC-13, pp. 730~737 Dec. (1964)
- 3) 岡田康行、元岡 達：論理設計言語、信学会誌、vol. 50, No. 12, pp. 2353~2360, (1967)
- 4) 元岡 達：ディジタル計算機の自動論理設計の試み—Logic Design System (LDS), 信学会, EC-68-7, (May 1968)
- 5) T. Moto-Oka, F. Nomizo : Automatic Logic Analysis System, First USA-JAPAN Computer Conference, pp. 397~404, (1972)

(昭和 49 年 11 月 26 日受付)

(昭和 50 年 1 月 23 日再受付)