WEKO3
アイテム
ベクトルデータのキャッシュ置き換え制御機構の設計と実装
https://ipsj.ixsq.nii.ac.jp/records/75642
https://ipsj.ixsq.nii.ac.jp/records/7564282189336-ced1-46af-b3d6-ef5d6f56acd4
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM11149035.pdf (275.0 kB)
|
Copyright (c) 2011 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2011-03-11 | |||||||
| タイトル | ||||||||
| タイトル | ベクトルデータのキャッシュ置き換え制御機構の設計と実装 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Design and Implementation of Cache Replacement Control Mechanism for Vector Data | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | 合成・回路設計 | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 慶應義塾大学理工学部情報工学科 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学大学院理工学研究科開放環境科学専攻 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学大学院理工学研究科開放環境科学専攻 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Information and Computer Science, Faculty of Science and Technology, Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Computer Science, Graduate School of Science and Technology, Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Computer Science, Graduate School of Science and Technology, Keio University | ||||||||
| 著者名 |
利長, 勇児
× 利長, 勇児
|
|||||||
| 著者名(英) |
Yuji, Toshinaga
× Yuji, Toshinaga
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | マルチメディア処理では，ベクトル演算や SIMD 演算を利用することで大量のデータを高速に処理することができる．しかしながら，マルチメディア処理が扱う大量のデータはキャッシュ中のデータブロックを次々と置き換えていく．そのため，ベクトル演算とスカラ演算を同時実行した場合，スカラデータがキャッシュ上から追い出されシステム全体のスループットが低下してしまう．本研究では，ベクトルロード命令の命令アドレスからアクセス頻度の低いデータをロードする命令を見分け，キャッシュ中へのデータの置き換えを抑制することでキャッシュの使用効率を向上する手法を提案する．Responsive Multithreaded Processor 上に本研究で提案した機構を実装し評価を行った．その結果，不要なデータのキャッシュ入れ替えを削減し，システム全体のスループットを向上することができた． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | In multimedia processing, it is possible to deal with large amounts of data quickly by using vector operation or SIMD operation. However, the data handled multimedia processing replace cache blocks one after another. When scalar and vector operations execute simultaneously, scalar data is evicted from a cache and throughput of whole system is degraded. In this paper, we propose a method to improve cache utilization by identifying less frequently accessed data from vector load instruction address and suppressing the data replacement into the cache. The mechanisms were implemented and evaluated on Responsive Multithreaded Processor. As a result, reducing unnecessary data cache replacement, we were able to improve throughput of whole system. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
研究報告システムLSI設計技術（SLDM） 巻 2011-SLDM-149, 号 35, p. 1-6, 発行日 2011-03-11 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
