WEKO3
アイテム
IPコアの多重接続許容下において通信仕様を満たす通信機構合成手法
https://ipsj.ixsq.nii.ac.jp/records/75640
https://ipsj.ixsq.nii.ac.jp/records/75640d0911c3f-d786-4754-97a3-3bebc45786c3
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2011 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2011-03-11 | |||||||
タイトル | ||||||||
タイトル | IPコアの多重接続許容下において通信仕様を満たす通信機構合成手法 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | A Bus Architecture Synthesis Method Satisfying Communication Specifications under Allowance of Multiple Connections of IP Cores | |||||||
言語 | ||||||||
言語 | jpn | |||||||
キーワード | ||||||||
主題Scheme | Other | |||||||
主題 | 合成・回路設計 | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
豊橋技術科学大学大学院工学研究科情報工学専攻 | ||||||||
著者所属 | ||||||||
豊橋技術科学大学大学院工学研究科情報・知能工学系 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Information and Computer Sciences, Toyohashi University of Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Computer Science and Engineering, Toyohashi University of Technology | ||||||||
著者名 |
久保田, 洋進
× 久保田, 洋進
|
|||||||
著者名(英) |
Hiroyuki, Kubota
× Hiroyuki, Kubota
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 本研究では IP コアが 2 つ以上のバスと接続することを許容した条件下で,求められる通信仕様を満たすバス・アーキテクチャ合成手法を提案する.確率に基づく通信を定義し,バス混雑状況における通信レイテンシを定式化する.定式化したレイテンシモデルに基づいて,通信仕様を満たすアーキテクチャを合成する.計算機実験を行った結果,合成したアーキテクチャ全てにおいて仕様を満たしていることを確認した.2 ポート接続可能な IP コア数を増加させることで多少の面積コスト増加と引き換えに実行サイクル数が減少していることを確認した. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | In this paper, we propose a bus architecture synthesis method that satisfies communication specifications such as latency of each communication under constraint of multiple connections of IP cores. First, we define communication based on probability as a Communication-Task-Graph(CTG). Next, we formulate a communication latency changed by a bus condition. Based on the latency model, we synthesize bus architecture that satisfied given communication specifications. As a result of experiment, we confirmed that the given specifications were satisfied in all architectures applied a proposal technique. Moreover, we confirmed that the number of execution cycles was reduced in exchange for the some increase of the architecture area. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
研究報告システムLSI設計技術(SLDM) 巻 2011-SLDM-149, 号 33, p. 1-6, 発行日 2011-03-11 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |