発行キューのタグRAMのバンク化と正確なクリティカルパスの遅延時間評価

• Item type: SIG Technical Reports(1)
• 公開日: 2011-07-20
• タイトル: 発行キューのタグRAMのバンク化と正確なクリティカルパスの遅延時間評価
• タイトル / 言語: en
• タイトル: Banking Tag RAM of Issue Queue and Evaluation of Correct Critical Path Delay
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: プロセッサ
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 名古屋大学大学院工学研究科
• 著者所属: 名古屋大学大学院工学研究科／現在，ローム(株)
• 著者所属: 名古屋大学大学院工学研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Nagoya University
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Nagoya University / Presently with Rohm Co., Ltd.
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Nagoya University
• 著者名: 山口, 恭平; 甲良, 祐也; 安藤, 秀樹
• 著者名(英): Kyohei, Yamaguchi; Yuya, Kora; Hideki, Ando
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本論文では，以下の 2 つの点に注目し，発行キューの遅延を回路シミュレータ SPICE を用いて評価した．1 つ目は，発行キューの遅延を短縮するために，発行キューを構成する部品の 1 つであるタグ RAM のバンク化を行った．タグ RAM は，通常の RAM と異なりアドレス・デコーダを持っていない構成であるため，バンク化には特別な設計を要する．2 つ目は，発行キューの正しいクリティカル・パスを見つけることである．従来の研究では，発行キューを構成する各部品のクリティカル・パスの遅延を求め，それらを単純に足し合せることで発行キュー全体の遅延としいたが，それでは発行キューの正しい遅延時間を得られない．なぜなら，発行キューを構成する各部品のクリティカル・パスは論理的にはつながっていないからである．32nm の LSI 技術を仮定し，8 から 128 エントリの発行キューの遅延を測定した結果，タグ RAM のバンク化と正しいクリティカル・パスを求めることによって，これらを行わない場合に比べて，最大 20% 短い遅延時間を得た．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper evaluated the issue queue delay, using the circuit simulator, SPICE, focusing on following two features. First, we introduce banking the tag RAM, which is one of the components comprising the issue queue, to reduce the delay. Unlike normal RAM, banking the tag RAM requires a special design, because it does not have an address decoder. Second, we explore and identify a correct critical path in the issue queue. Previous studies summed the critical path of each component in the issue queue to obtain the delay of the issue queue, but this does not provide the correct delay of the issue queue, because the critical path of each component are not connected logically. We evaluated the delay of an issue queue with eight to 128 entries, assuming 32nm LSI technology, and found that banking the tag RAM and identifying the correct critical path reduce the delay by up to 20%, compared without these optimizations.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告計算機アーキテクチャ（ARC）; 巻 2011-ARC-196, 号 17, p. 1-9, 発行日 2011-07-20
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会