DMAベースメニーコアにおける通信オーバーヘッド削減手法

• Item type: SIG Technical Reports(1)
• 公開日: 2011-07-20
• タイトル: DMAベースメニーコアにおける通信オーバーヘッド削減手法
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 通信
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京工業大学大学院情報理工学研究科／日本学術振興会特別研究員(DC1)
• 著者所属: 東京工業大学大学院情報理工学研究科
• 著者名: 高前田（山崎）伸也; 吉瀬謙二
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: Cell/B.E のように，小規模なローカルメモリを持つアーキテクチャが提案されている．このようなアーキテクチャにおいては，ソフトウェアが明示的にコア間・コア-メモリ間の DMA 転送命令を用いてデータ共有を行うことにより，データ共有を行う．しかしながら，データ転送と演算の両方を考慮したの効率的なプログラム並列化はプログラマにとって大きな負担となる．加えて，並列化ができたとしても予測不可能なデータ通信レイテンシにより，並列化の恩恵を十分に受けることができない懸念がある．本稿では，DMA 命令により明示的にコア間およびコア-メモリ間のデータ転送を行うメニーコアアーキテクチャを対象に，DMA 転送のオーバーヘッドを削減する手法，特に DMA 転送元における通信と処理のオーバーラッピングをサポートするハードウェアの追加を提案する．各コアのローカルメモリとロードストアユニットの間にストアバッファを挿入し，ゼロコピー DMA 転送とロードストアの間のデータハザードを回避しながら，DMA 転送元の積極的な命令実行を支援する．また，ストアバッファが飽和することによる命令実行の停止頻度を削減するために，DMA 転送対象のローカルメモリ範囲を監視する機構を追加することで，DMA 転送を完了した範囲に対するストア結果を格納するエントリーを早期に解放する．ソフトウェアシミュレータとマイクロベンチマークを用いた評価では，64 ノード構成で最大約 19% の性能向上を確認したが，ほとんど性能向上が見られないものもあった．
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告計算機アーキテクチャ（ARC）; 巻 2011-ARC-196, 号 3, p. 1-6, 発行日 2011-07-20
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会