ストリーム処理エンジン向け動的再構成可能プロセッサアーキテクチャの設計

• Item type: Trans(1)
• 公開日: 2011-07-01
• タイトル: ストリーム処理エンジン向け動的再構成可能プロセッサアーキテクチャの設計
• タイトル / 言語: en
• タイトル: A Dynamic Reconfigurable Processor Architecture for Stream Processing Engine
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 研究論文
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• 著者所属: 電気通信大学大学院情報システム学研究科
• 著者所属: 電気通信大学電気通信学部／現在，株式会社アバールデータ
• 著者所属: 筑波大学大学院システム情報工学研究科
• 著者所属: 電気通信大学大学院情報システム学研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Systems, The University of Electro-Communications
• 著者所属(英): en
• 著者所属(英): Faculty of Electro-Communications, The University of Electro-Communications / Presently with Avaldata Corporation
• 著者所属(英): en
• 著者所属(英): Graduate School of Systems and Information Engineering, University of Tsukuba
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Systems, The University of Electro-Communications
• 著者名: 三好, 健文; 寺田, 祐太; 川島, 英之; 吉永, 努
• 著者名(英): Takefumi, Miyoshi; Yuta, Terada; Hideyuki, Kawashima; Tsutomu, Yoshinaga
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 動的再構成可能ストリーム処理エンジンDR-SPEのプロセッサアーキテクチャを提案する．ストリーム処理エンジンは，ときどき刻々と変化するデータの流れであるストリームデータに対して，SQLライクな宣言的クエリ言語を用いて，関係演算や算術演算を適用できる．DR-SPEは並列処理による高い処理性能を実現すると同時に，高速なクエリ登録や演算子実行順序切換えをサポートする専用ハードウェアによるストリーム処理エンジンである．DR-SPEが提供する演算子は，Streams on Wiresと同等である．本論文では，提案するアーキテクチャをFPGA XC6VLX240T-1上に実装し，クエリの構成時間および処理性能を評価する．評価の結果は，DR-SPEはStreams on Wiresと同等のスループットを実現しながら，85μ秒でクエリを構成できることを示す．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: A processor architecture of dynamic reconfigurable stream processing engine DR-SPE is proposed. By using declarative query language, stream processing engine is able to apply relational and arithmetic operations to stream data. DR-SPE is a special purpose hardware for stream processing, which achieves both of high processing performance by exploiting parallelism in target query and ability for query registration and execution order of operations at runtime. Available operations in DR-SPE are the same as ones in Streams on Wires. In this paper, DR-SPE is implemented on a FPGA XC6VLX240T-1, and its configuration time for operations and its performance are evaluated in real experiments. The result of experiments shows that DR-SPE realizes 85μ second on configuration of operations, which overwhelms Streams on Wires. Simultaneously, DR-SPE achieves comparable performance with Streams on Wires,
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11464847
• 書誌情報: 情報処理学会論文誌データベース（TOD）; 巻 4, 号 2, p. 35-51, 発行日 2011-07-01
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7799
• 出版者 / 言語: ja
• 出版者: 情報処理学会