多重高速保存型一括並列処理による省メモリな音声認識用HMM計算回路

• Item type: SIG Technical Reports(1)
• 公開日: 2011-03-11
• タイトル: 多重高速保存型一括並列処理による省メモリな音声認識用HMM計算回路
• タイトル / 言語: en
• タイトル: Memory Efficient VLSI Architecture of Output Probability and Likelihood Score Computations for HMM-based Word Recognition Using Multiple Fast Store-based Block Parallel Processing
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: ハードウェアアーキテクチャ
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 名古屋大学
• 著者所属: 名古屋大学
• 著者所属: 名古屋大学
• 著者所属: 京都大学
• 著者所属(英): en
• 著者所属(英): Nagoya University
• 著者所属(英): en
• 著者所属(英): Nagoya University
• 著者所属(英): en
• 著者所属(英): Nagoya University
• 著者所属(英): en
• 著者所属(英): Kyoto University
• 著者名: 島崎, 亮; 中村, 一博; 高木, 一義; 高木, 直史
• 著者名(英): Ryo, Shimazaki; Kazuhiro, Nakamura; Kazuyoshi, Takagi; Naofumi, Takagi
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本稿では、多重高速保存型一括並列処理による省メモリな音声認識用 HMM 計算回路を提案する。入力音声内の単語を認識する単語音声認識処理では、出力確率計算と最尤推定処理の二つの処理からが行われる。この処理は HMM 出力確率計算が主であり、これが膨大な計算時間やメモリ量を必要とする。提案する VLSI アーキテクチャでは出力確率計算と最尤推定処理を行う回路の多重化を行う事で、複数の HMM についての計算を同時に行う。入力データの効率的な共有により、処理に必要なメモリ量の削減を図る。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: We present a VLSI architecture for output probability computations (OPCs) of continuous Hidden Markov Models (HMMs) and likelihood scorer computations (LSCs) which supports multiple fast store-based block parallel processing (MultipleFastStoreBPP). We demonstrate the MultipleFastStoreBPP for HMM-based word recognition, which exploits full performance of the FastStoreBPP and present a high-speed VLSI architecture that supports it. A comparison demonstrates the efficiency of the architecture.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA12149313
• 書誌情報: 研究報告組込みシステム（EMB）; 巻 2011-EMB-20, 号 38, p. 1-6, 発行日 2011-03-11
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会