SRAM/DRAMハイブリッド・キャッシュにおける実行時動作モード決定法の提案

• Item type: SIG Technical Reports(1)
• 公開日: 2011-01-13
• タイトル: SRAM/DRAMハイブリッド・キャッシュにおける実行時動作モード決定法の提案
• タイトル / 言語: en
• タイトル: Run-time Operation-Mode Management on SRAM/DRAM Hybrid Cache
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 3D-II
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 九州大学大学院システム情報科学府
• 著者所属: 九州大学大学院システム情報科学府
• 著者所属: 九州大学大学院システム情報科学研究院
• 著者所属: 九州大学大学院システム情報科学研究院
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science and Electrical Engineering, Kyushu University
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science and Electrical Engineering, Kyushu University
• 著者所属(英): en
• 著者所属(英): Faculty of Information Science and Electrical Engineering, Kyushu University
• 著者所属(英): en
• 著者所属(英): Faculty of Information Science and Electrical Engineering, Kyushu University
• 著者名: 橋口, 慎哉; 福本, 尚人; 井上, 弘士; 村上, 和彰
• 著者名(英): Shinya, Hashiguchi; Naoto, Fukumoto; Koji, Inoue; Kazuaki, Murakami
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 3 次元積層された大容量 DRAM をキャッシュとして利用する従来の DRAM スタック法では，アクセス時間の増加により性能が低下する場合があるという問題点があった．そこで我々は，「高速・小容量キャッシュモード」 と 「低速・大容量キャッシュモード」 の 2 つの動作モードを，アプリケーションの特性に応じて使い分ける SRAM/DRAM ハイブリッド・キャッシュ・アーキテクチャを提案した1)．しかしながら，文献1) では動作モードの決定法に関しては議論はしていなかった． そこで本稿では，本方式におけるプログラム実行時の動作モード決定法を提案する．プログラム実行時に得た両動作モードの L2 キャシュミス率と，性能評価モデルに基づき，より高い性能となる動作モードを判定し、将来の動作モードを決定する．これにより，アプリケーションの特性の違いに応じた動作モード決定が可能となる．ベンチマーク・プログラムを用いた定量的評価を行った結果，最大で 3.01 倍，平均で 1.17 倍の性能向上を確認した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: 3D stacked DRAM caches can dramatically reduce off-chip memory accesses. However, this approach degrades performance in some cases because increasing cache size makes access time longer. To solve this issue, we propose dynamically controlled SRAM/DRAM Hybrid Cache. Hybrid Cache supports two operation modes: fast, small SRAM cache mode, and slow, larage DRAM cache mode. The cache attempts to select an appropriate mode based on memory access behavior at run time. This paper proposes an algorithm for the mode selection. Our evaluation results show that we can achieve speed-up 3.01X in maximum and 1.17X in average.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告計算機アーキテクチャ（ARC）; 巻 2011-ARC-193, 号 9, p. 1-6, 発行日 2011-01-13
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会