バイパスアーキテクチャ向けコード最適化における演算命令のクラスタリングを利用した改良手法に関する研究

• Item type: SIG Technical Reports(1)
• 公開日: 2010-09-28
• タイトル: バイパスアーキテクチャ向けコード最適化における演算命令のクラスタリングを利用した改良手法に関する研究
• タイトル / 言語: en
• タイトル: An Improved Code Optimization Method based on DFG Formulation for a Processor Architecture with a Bypass Chain
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京工業大学情報工学科
• 著者所属: 東京工業大学大学院総合理工学研究科物理情報システム専攻
• 著者所属: 東京工業大学大学院総合理工学研究科物理情報システム専攻
• 著者所属: 東京工業大学大学院総合理工学研究科物理情報システム専攻
• 著者所属(英): en
• 著者所属(英): Department of Computer Science, Tokyo Institute of Technology
• 著者所属(英): en
• 著者所属(英): Department of Information Processing, Interdisciplinary Graduate School of Science and Engineering, Tokyo Institute of Technology
• 著者所属(英): en
• 著者所属(英): Department of Information Processing, Interdisciplinary Graduate School of Science and Engineering, Tokyo Institute of Technology
• 著者所属(英): en
• 著者所属(英): Department of Information Processing, Interdisciplinary Graduate School of Science and Engineering, Tokyo Institute of Technology
• 著者名: 鎌田, 裕基; 庄司, 俊寛; 田, 金; 杉野, 暢彦
• 著者名(英): Yuki, Kamada; Toshihiro, Shoji; Jin, Tian; Nobuhiko, Sugino
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 近年、プロセッサの技術進歩に伴い、消費電力の増加が大きな問題となってきている。消費電力の中でも、プロセッサとレジスタとの通信電力が比較的高い割合を占めている。これを削減するために、バイパス構造をもつアーキテクチャ、及びこのアーキテクチャを効率よく使用するための DFG を利用したスケジューリング方法が提案されている。本稿では提案されている方法における、DFG の再構成の方法について改良し、再構成中に DFG を分割することにより、スケジューリングにかかる時間を削減する方法について提案する。提案方法を適応することで、バイパスの使用効率の上昇と、スケジューリングにかかる時間の短縮が見込める。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: For a processor with a bypass chain, an improved code optimization method based on data flow graph (DFG) form is discussed. A compiler with the existing post-pass code optimization method generates a code, which utilize the bypass chain as much as possible in order to reduce power consumption. In the method, a given DFG is converted into an equivalent DFG by the preprocessing method for associative and communicative operation clusters. In this presentation, vertices in each cluster are evaluated in order to derive an equivalent DFG which gives better result. The proposed method is expected to be effective by the derived codes for example program in term of usage of the bypass chain (hence, power consumption,) and elapsed time for code optimization.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムLSI設計技術（SLDM）; 巻 2010-SLDM-146, 号 5, p. 1-5, 発行日 2010-09-28
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会