プログラム構造に着目したメニーコアアーキテクチャシミュレータの高速化手法

• Item type: SIG Technical Reports(1)
• 公開日: 2010-07-27
• タイトル: プログラム構造に着目したメニーコアアーキテクチャシミュレータの高速化手法
• タイトル / 言語: en
• タイトル: An Acceleration Technique of Many Core Architecture Simulator Considering Program Structure
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 高速化支援
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 早稲田大学基幹理工学部情報理工学科
• 著者所属: 早稲田大学基幹理工学部情報理工学科／現在，富士通株式会社
• 著者所属: 早稲田大学基幹理工学部情報理工学科
• 著者所属: 早稲田大学基幹理工学部情報理工学科
• 著者所属: 早稲田大学基幹理工学部情報理工学科
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Engineering, Waseda University
• 著者名: 石塚, 亮; 大友, 俊也; 大胡, 亮太; 木村, 啓二; 笠原, 博徳
• 著者名(英): Ryo, Ishizuka; Toshiya, Ootomo; Ryota, Daigo; Keiji, Kimura; Hironori, Kasahara
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本稿ではキャッシュやパイプラインまでシミュレーションする詳細シミュレーションと命令実行のみの高速な機能シミュレーションの両方を用いたシミュレーション精度切り替えによるメニーコアシミュレータの高速化手法を提案する．本手法はメニーコアシミュレータ上で並列化プログラムを実行することを前提としており，このプログラムの一部のみを詳細シミュレーションを行うことにより高速化を図る．このとき，詳細シミュレーションを行うサンプリング部分をプログラム構造から判断し，その分量を統計的手法により決定する．本手法を SPEC95 の TOMCATV，SWIM で及びルネサステクノロジ （当時） 提供の AAC エンコーダプログラムを用いて評価したところ，64 コアを想定したシミュレーションで，TOMCATV で 3% 以下の誤差，SWIM で 6% 以下の誤差，AAC エンコーダで 5% 以下の誤差の実行サイクル数を 1/90～1/8 のサンプリング実行で得ることができた．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper proposes an acceleration technique of many core architecture simulator which dynamically changes the simulation mode. The detailed simulation mode considering architectual details, such as cache and pipeline, is used for some essential portion of the target program while the fast functional simulation mode which only simulates instruction execution is leveraged for the rest of the program. The key feature of the proposed technique is that the essensial portion of the program which should be precisely simulated, is analyzed from the program strutre as well as the appropriate sampling size for detail simulation for that portion are determined with statistical approach. The evaluation results show that the simulation method give us the within 3% error for TOMCATV, 6% error for SWIM, 5%error for AACencorder, of execution clock cycles by 1/90 - 1/8 of samplings in the simulation of 64 cores.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告計算機アーキテクチャ（ARC）; 巻 2010-ARC-190, 号 20, p. 1-7, 発行日 2010-07-27
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会