情報家電用ヘテロジニアスマルチコアRP-Xにおけるコンパイラ低消費電力制御性能

• Item type: SIG Technical Reports(1)
• 公開日: 2010-07-27
• タイトル: 情報家電用ヘテロジニアスマルチコアRP-Xにおけるコンパイラ低消費電力制御性能
• タイトル / 言語: en
• タイトル: Performance of Power Reduction Scheme by a Compiler on Heterogeneous Multicore for Consumer Electronics “RP-X”
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: コンパイラ
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 早稲田大学理工学術院
• 著者所属: 早稲田大学理工学術院
• 著者所属: 早稲田大学理工学術院
• 著者所属: 早稲田大学理工学術院
• 著者所属: 早稲田大学理工学術院
• 著者所属: 早稲田大学理工学術院
• 著者所属: 早稲田大学理工学術院
• 著者所属: ルネサスエレクトロニクス株式会社
• 著者所属: ルネサスエレクトロニクス株式会社
• 著者所属: 株式会社日立製作所
• 著者所属: 株式会社日立製作所
• 著者所属: 株式会社日立製作所
• 著者所属: 早稲田大学理工学術院
• 著者所属(英): en
• 著者所属(英): School of Fundamental Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): School of Fundamental Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): School of Fundamental Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): School of Fundamental Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): School of Fundamental Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): School of Fundamental Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): School of Fundamental Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Renesas Electronics Corporation
• 著者所属(英): en
• 著者所属(英): Renesas Electronics Corporation
• 著者所属(英): en
• 著者所属(英): Hitachi, Ltd.
• 著者所属(英): en
• 著者所属(英): Hitachi, Ltd.
• 著者所属(英): en
• 著者所属(英): Hitachi, Ltd.
• 著者所属(英): en
• 著者所属(英): School of Fundamental Science and Engineering, Waseda University
• 著者名: 和田, 康孝; 林, 明宏; 渡辺, 岳志; 関口, 威; 間瀬, 正啓; 白子, 準; 木村, 啓二; 伊藤, 雅之; 長谷川, 淳; 佐藤, 真琴; 野尻, 徹; 内山, 邦男; 笠原, 博徳
• 著者名(英): Yasutaka, Wada; Akihiro, Hayashi; Takeshi, Watanabe; Takeshi, Sekiguchi; Masayoshi, Mase; Jun, Shirako; Keiji, Kimura; Masayuki, Ito; Atsushi, Hasegawa; Makoto, Sato; Tohru, Nojiri; Kunio, Uchiyama; Hironori, Kasahara
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本稿では，情報家電用ヘテロジニアスマルチコア RP-X 上で，コンパイラによる低消費電力制御を適用した結果について述べる．RP-X は NEDO の “情報家電用ヘテロジニアス・マルチコア技術の研究開発” プロジェクトにおいて開発された情報家電用のヘテロジニアスマルチコアであり，汎用 CPU コアとして SH-4A コアを 8 基，アクセラレータコアとして多目的 DRP コア FE-GA 4 基と画像処理用コア MX2 2 基，さらにメディア用コア VPU5 を搭載する．また，周波数制御・電圧制御等の低消費電力化のための機構を持つ．OSCAR コンパイラによって実現される低消費電力制御手法を RP-X の低消費電力機構に適用し，リアルタイム処理時の消費電力削減効果の評価を行った．その結果，SH-4A 8 コアと FE-GA 4 コアを用いた場合，制御を適用しない場合と比較して，オプティカルフロー演算において約 70[%]，AAC エンコーダにおいて約 80[%] の電力削減を得ることができた．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper reports the efficiency of power reduction scheme by OSCAR compiler applied for a heterogeneous multicore for consumer electronics “RP-X”. RP-X is a heterogeneous multicore developed in NEDO “Heterogeneous Multicore for Consumer Electronics” project. RP-X includes eight SH-4A cores, four FE-GA DRPs, two MX2 matrix processors, and one VPU5 media processor. To satisfy strong demands for low power consumption, RP-X is also equipped with mechanisms to reduce the power by changing operation frequency and voltage, or by gating clock. Power reduction scheme implemented in OSCAR compiler is applied to RP-X, and evaluated under the realtime constraint using eight SH-4A cores and four FE-GA cores. As the results, consumed power was reduced by about 70[%] for optical flow calculation, and about 80[%] for an AAC encoder program.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告計算機アーキテクチャ（ARC）; 巻 2010-ARC-190, 号 8, p. 1-10, 発行日 2010-07-27
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会