情報家電用ヘテロジニアスマルチコア用自動並列化コンパイラフレームワーク

• Item type: SIG Technical Reports(1)
• 公開日: 2010-07-27
• タイトル: 情報家電用ヘテロジニアスマルチコア用自動並列化コンパイラフレームワーク
• タイトル / 言語: en
• タイトル: A Compiler Framework for Heterogeneous Multicores for Consumer Electronics
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: コンパイラ
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 早稲田大学
• 著者所属: 早稲田大学
• 著者所属: 早稲田大学
• 著者所属: 早稲田大学
• 著者所属: 早稲田大学
• 著者所属: 早稲田大学
• 著者所属: ルネサスエレクトロニクス株式会社
• 著者所属: ルネサスエレクトロニクス株式会社
• 著者所属: 株式会社日立製作所
• 著者所属: 株式会社日立製作所
• 著者所属: 株式会社日立製作所
• 著者所属: 早稲田大学
• 著者所属(英): en
• 著者所属(英): Waseda University
• 著者所属(英): en
• 著者所属(英): Waseda University
• 著者所属(英): en
• 著者所属(英): Waseda University
• 著者所属(英): en
• 著者所属(英): Waseda University
• 著者所属(英): en
• 著者所属(英): Waseda University
• 著者所属(英): en
• 著者所属(英): Waseda University
• 著者所属(英): en
• 著者所属(英): Renesas Electronics Corporation.
• 著者所属(英): en
• 著者所属(英): Renesas Electronics Corporation.
• 著者所属(英): en
• 著者所属(英): Hitachi, Ltd.
• 著者所属(英): en
• 著者所属(英): Hitachi, Ltd.
• 著者所属(英): en
• 著者所属(英): Hitachi, Ltd.
• 著者所属(英): en
• 著者所属(英): Waseda University
• 著者名: 林, 明宏; 和田, 康孝; 渡辺, 岳志; 関口, 威; 間瀬, 正啓; 木村, 啓二; 伊藤, 雅之; 長谷川, 淳; 佐藤, 真琴; 野尻, 徹; 内山, 邦男; 笠原, 博徳
• 著者名(英): Akihiro, Hayashi; Yasutaka, Wada; Takeshi, Watanabe; Takeshi, Sekiguchi; Masayoshi, Mase; Keiji, Kimura; Masayuki, Ito; Atsushi, Hasegawa; Makoto, Sato; Tohru, Nojiri; Kunio, Uchiyama; Hironori, Kasahara
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 汎用 CPU コアに加え特定処理を高効率で実行可能なアクセラレータを搭載したヘテロジニアスマルチコアが広く普及している．しかしながら，ヘテロジニアスマルチコアでは様々な計算資源へのタスクスケジューリングやデータ転送コード挿入等多くの負担をプログラマが負う必要がある等プログラミングが困難である．そこで本稿では，複数 CPU 及びアクセラレータを持つヘテロジニアスマルチコアに対して，逐次プログラムを入力とし自動的に実行効率の良い並列プログラムを生成する，ヘテロジニアスマルチコア向け自動並列化コンパイラフレームワークを提案する．本フレームワークでは自動並列化コンパイラとアクセラレータコンパイラとのインターフェースとして新たに提案するヘテロジニアスマルチコア向け OSCAR API を利用することで，逐次 C プログラムを自動的に汎用コアとアクセラレータコアにタスクを配分し，高い性能を実現する．本手法を情報家電用ヘテロジニアスマルチコアプロセッサ RP-X をターゲットとして，AAC エンコーダ及び Optical Flow 計算の自動並列化性能を評価した．その結果，8 つの汎用 CPU コア及び 4 つのアクセラレータコアを使用した場合，逐次実行時と比較して Optical Flow 計算で約 12 倍 （OSCAR コンパイラ+アクセラレータコンパイラ使用時），約 32 倍 （OSCAR コンパイラ+既存ライブラリ使用時），AAC エンコーダで約 16 倍 （OSCAR コンパイラ+既存ライブラリ使用時） の性能向上が得られ，ヘテロジニアスマルチコアを対象とした汎用的なコンパイラフレームワークを実現可能であることがわかった．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Heterogeneous multicores, which integrates multiple general purpose CPU cores and special purpose accelerator cores on a chip, has been widely used in order to attain high performance keeping power consumption low. However, heterogeneous multicores require to programmers very difficult coding for load distribution to CPU cores and accelerator cores, synchronizations and data transfer using DMA controllers. To this end, this paper proposes a compiler framework which facilitates the development of the program for heterogeneous multicores. This framework parallelize the sequenctial C program using OSCAR parallelizing compiler and accelerator compiler. The developed framework gives us 12 times, 32 times and 16 times speedup with eight general purpose CPU cores and four accelerator cores on RP-X processor for an Optical Flow Calculation(using accelerator compiler), Optical Flow Calculation(using library) and an AAC audio encoder program(using library), respectively, against sequential execution by a single CPU core.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告計算機アーキテクチャ（ARC）; 巻 2010-ARC-190, 号 7, p. 1-9, 発行日 2010-07-27
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会