WEKO3
アイテム
メニーコアプロセッサの研究・教育を支援する実用的な基盤環境M-Core
https://ipsj.ixsq.nii.ac.jp/records/67850
https://ipsj.ixsq.nii.ac.jp/records/67850d1879194-1aa1-443d-b640-7260a4d4941f
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC10188008.pdf (173.4 kB)
|
Copyright (c) 2010 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2010-02-22 | |||||||
| タイトル | ||||||||
| タイトル | メニーコアプロセッサの研究・教育を支援する実用的な基盤環境M-Core | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | M-Core: A Practical Infrastructure for Researches and Education of Many-Core Processors | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | マルチコア応用 | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 東京工業大学大学院情報理工学研究科 | ||||||||
| 著者所属 | ||||||||
| 東京工業大学大学院情報理工学研究科 | ||||||||
| 著者所属 | ||||||||
| 東京工業大学工学部情報工学科 | ||||||||
| 著者所属 | ||||||||
| 東京工業大学大学院情報理工学研究科 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Science and Engineering, Tokyo Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Science and Engineering, Tokyo Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Computer Science, Tokyo Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Science and Engineering, Tokyo Institute of Technology | ||||||||
| 著者名 |
植原, 昂
× 植原, 昂
|
|||||||
| 著者名(英) |
Koh, Uehara
× Koh, Uehara
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | マルチコアおよびメニーコアプロセッサを対象としたソフトウェアおよびプロセッサアーキテクチャの教育・研究が今後ますます重要になることを想定し，我々は M-Core 基盤環境を開発している．M-Core 基盤環境はマルチコアおよびメニーコアアーキテクチャの研究者，並列プログラミングを学ぶ学生，マルチコアおよびメニーコア向けのシステムソフトウェアを開発する研究者を主なターゲットとする実用的な基盤環境である．本稿では M-Core 基盤環境 V1.0 について述べ，これを利用した事例を示し，マルチコアおよびメニーコアプロセッサの教育・研究に対する実用性を示す． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | Many-core processors which have hundreds or thousands of cores on a chip will be realized. In order to help researches and education of such many-core processors, we developed an M-Core infrastructure V1.0. This paper describes two main elements provided by our infrastructure. One element is the simple many-core processor architecture. The other is software system including APIs, a processor simulator, benchmark programs, and so on. This paper also presents some case studies using our infrastructure. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
研究報告計算機アーキテクチャ（ARC） 巻 2010-ARC-188, 号 8, p. 1-10, 発行日 2010-02-22 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
