PCI Expressによる省電力・高信頼・高性能通信リンクのためのコミュニケータチップ: PEACH

• Item type: SIG Technical Reports(1)
• 公開日: 2010-01-21
• タイトル: PCI Expressによる省電力・高信頼・高性能通信リンクのためのコミュニケータチップ: PEACH
• タイトル / 言語: en
• タイトル: Communicator Chip for Power-aware, Dependable, and High-performance Communication Link Using PCI Express: PEACH
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 回路設計・ネットワーク
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 筑波大学大学院システム情報工学研究科／筑波大学計算科学研究センター
• 著者所属: 筑波大学大学院システム情報工学研究科／筑波大学計算科学研究センター
• 著者所属: 筑波大学計算科学研究センター
• 著者所属: 筑波大学大学院システム情報工学研究科／筑波大学計算科学研究センター
• 著者所属: ルネサステクノロジ
• 著者所属(英): en
• 著者所属(英): Graduate School of Systems and Information Engineering, University of Tsukuba / Center for Computational Sciences, University of Tsukuba
• 著者所属(英): en
• 著者所属(英): Graduate School of Systems and Information Engineering, University of Tsukuba / Center for Computational Sciences, University of Tsukuba
• 著者所属(英): en
• 著者所属(英): Center for Computational Sciences, University of Tsukuba
• 著者所属(英): en
• 著者所属(英): Graduate School of Systems and Information Engineering, University of Tsukuba / Center for Computational Sciences, University of Tsukuba
• 著者所属(英): en
• 著者所属(英): Renesas Technology
• 著者名: 塙, 敏博; 朴, 泰祐; 三浦, 信一; 佐藤, 三久; 有本, 和民
• 著者名(英): Toshihiro, Hanawa; Taisuke, Boku; Shin'ichi, Miura; Mitsuhisa, Sato; Kazutami, Arimoto
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 我々は，組込みシステムに適したディペンダブル省電力高性能通信機構として，PCI Express を用いた通信リンク PEARL を提案している．本論文では PEARL を実現するためのコミュニケータチップ，PEACH チップの概要，機能について述べる．PEACH チップは，4 レーンの PCI Express Gen2 を 4 ポート持ち，4 コアの M32R プロセッサ，DMA コントローラを内蔵する．これらは SuperHyway バスによって結合され，高速動作と柔軟な制御を両立する．PEACH チップを搭載したネットワークインタフェースカードとして PEACH ボードを実現することにより，リンク当たり 2GB/s の理論ピーク転送性能を持つ省電力ディペンダブル通信機構を実現する．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: We have proposed a power-aware, high-performance, and dependable communication link for embedded systems using PCI Express, named PEARL. In this study, we describe the overview, structure, and function of a communicator chip for realizing the PEARL, named PEACH. The PEACH chip has 4 ports of PCI Express Gen2 with 4 lanes, and employs M32R processor with 4 cores and DMAC. These components are connected by the SuperHyway bus, which provides both high speed and flexible control. The PEACH board will be built as the network interface card with the PEACH chip, and it provides the power-aware and dependable communication link theoretical peak performance of which is 2GB/s per link.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告計算機アーキテクチャ（ARC）; 巻 2010-ARC-187, 号 12, p. 1-6, 発行日 2010-01-21
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会