マルチコアプロセッサのコアごとのアクセス局所性を利用した共有キャッシュの消費電力削減

• Item type: SIG Technical Reports(1)
• 公開日: 2010-01-21
• タイトル: マルチコアプロセッサのコアごとのアクセス局所性を利用した共有キャッシュの消費電力削減
• タイトル / 言語: en
• タイトル: Dynamic Power Reduction of Shared Cache Utilizing Access Locality of Cores in Chip Multiprosessors
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: プロセッサアーキテクチャ（１）
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 電気通信大学情報工学科
• 著者所属: 電気通信大学情報工学科
• 著者所属(英): en
• 著者所属(英): Department of Computer Sience, The University of Electro-Communications
• 著者所属(英): en
• 著者所属(英): Department of Computer Sience, The University of Electro-Communications
• 著者名: 佐藤, 公紀; 阿部, 公輝
• 著者名(英): Koki, Sato; Koki, Abe
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: L2 キャッシュに共有キャッシュ方式を用いたマルチコアプロセッサにおいて，ラインごとのコア局所性に着目し，タグ比較の回数を減らすことにより動的な消費電力を削減することを考える．L2 キャッシュの各ラインごとに前回アクセスしたコアの番号を記憶させ，次回のアクセスに利用する手法を提案する．本手法の有効性を調べるために，ベンチマークプログラムを用いてコア局所性とタグ比較回数の削減割合を測定した．実験の結果，L2 キャッシュヒット時のタグ比較にかかる動的消費電力を平均して最大約 25% 削減できる可能性があることが分かった．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: We try to reduce dynamic power consumption of a shared L2 cache in chip multiprocessor by reducing the number of tag comparisons, exploiting locality of line accesses. We provide a table memorizing for each line the identifier of a core which accessed the line previously. The table is refered for accessing the L2 cache next time. In order to examine the effectiveness of the method, we measured the locality of line accesses by cores as well as the reduction of the number of tag comparisons in executing benchmark programs. Experimental results revealed that the proposed method can reduce the dynamic power consumed for cache hits by up to 25% in average.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告計算機アーキテクチャ（ARC）; 巻 2010-ARC-187, 号 3, p. 1-6, 発行日 2010-01-21
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会