

解 説**アートワーク・データとその検証†**

吉 田 憲 司†

1. まえがき

集積回路の製造工程では、回路に応じたパターンをシリコン・ウェーハの表面に焼きつける工程が繰り返されるが、その手法としては電子ビーム描画装置（以下では EB とする）で直接ウェーハ上に描画する方法とあらかじめ作成したマスクのパターンを光、電子ビーム、X線などでウェーハ上に転写する方法とが用いられる。VLSI のマスクの作成には EB が用いられることが多いが、光学式のパターン作成装置（パターン・ジェネレータ、以下では PG とする）も LSI のマスク作成に広く用いられている。集積回路の規模が小さかった時代のマスク作成は、手作業で精密な拡大図面を作成し（アートワークと呼ぶ）これを光学的に縮小する方法をとった。このため、PG や EB 装置で描画すべきマスクパターン・データは一般にアートワーク・データと呼ばれる。

一般に一つの VLSI のアートワーク・データは数～数十層のパターンよりなり、一層のパターンは図-1に




図-1 LSI マスクアートワークのパターンの例

† LSI Artwork Data and its Verification by Kenji YOSHIDA
(Toshiba Corporation, Semiconductor Division).

† 東京芝浦電気(株)半導体事業部

示すような塗りつぶされた閉图形の集合よりなる。一組のアートワーク・データの複雑さは各閉图形の頂点数の総和で表現できるが、たとえば 64 Kb ダイナミック RAM では、全体で約百万点、一層当たり数十万点に達する。この数は VLSI の回路規模に比例して、年々増加している。

VLSI 設計の最終目標は意図した回路特性を、十分な製造歩どまりで実現するための、最適なアートワーク・データを得ることであるが、このため設計過程で次のような処理が必要となる。

i) アートワーク・データの入力……レイアウトが自動設計される場合はアートワーク・データも自動作成されるが、量産品種の場合のように設計の最適化の要求が非常に強い場合は、人手設計あるいは人手による設計の手直しが必要であり¹⁾、アートワーク・データの入力が必要となる。

ii) アートワーク・データの検証²⁾……アートワーク・データ作成に人手作業が入っていると誤りはさけられないが、VLSI の大規模なデータに対しては目視による完全な検証は不可能で、計算機による検証の自動化が必要である。

iii) その他の処理……検図用の各種プロッタ、あるいはマスク製造用の PG や EB の入力データに変換する処理が必要である。さらに、製造条件に最適合させるために各種のパターン補正を行うことがある。

以上の各処理は比較的単純な処理であるが、VLSI の場合はデータ量が膨大であるため計算時間が問題となる。たとえば、 $O(n^2)$ の時間複雑度の算法では実用にならず、 $O(n)$ に近い算法が必要である。ここで n はパターンの複雑さを表わす。

本文では上に述べた各データ処理の現状と問題点について述べる。

2. アートワーク・データの入力**2.1 インタラクティブ設計システム**

アートワーク・データの入力には、ディジタイザあ


表-1 スタンドアロン型インタラクティブ設計装置の例^{3), 4)}

	A 社	B 社
CPU	ECLIPSE-S 230	PDP 11/34
メモリ(最大)	256 kW	112 kW
ディスク(〃)	300 MB×4	200 MB×4
ディスプレイ		
ストレージ型	19"	19"
白黒リフレッシュ型	19" (ベクタ・メモ) リ付	21"
カラーリフレッシュ型	19"	19"
ディジタイザ	76"×58"	同左
データベース		
データ語長	32 bit	32 bit
層数	64	256
基本图形データ	多角形、パス、アレイ テキスト、セル等	同左、ほかに円弧ス トレッヂブル・セル
セルネスティング	10 レベル	32 レベル
コマンド		
数	340	ほぼ同程度
入力法	キー、メニュー	同左、シンボル入力
デザインルール・チェック		
基本チェック機能	幅、間隔面積	
論理演算	OR, AND, SUB, XOR 太め/細め	} 同様のもの計画中
出力	各種プロッタ、 FG, EB	同左
ユーザ言語	有	有
自動配置・配線	無	無
シンボリック設計	計画中	同左


るいはタブレットが一般に用いられる。前者は 0.5 mm~1 mm 単位で A1 程度のグラフ用紙に正確に描かれた画面をオペレータの操作により読み取るものである。最近は、ミニコンピュータにディジタイザまたはタブレットとグラフィック・ディスプレイの対を複数組接続し、必要なソフトウェアを備えた、スタンドアロン型のインタラクティブ設計システムと呼ばれるものが市販され、普及している。最近のシステムは VLSI に対応するため、データ精度、データ量、処理速度などの点で機能向上が図られ、単に入力のみでなく、3) や 4) で述べる各種のアートワーク・データ処理機能も備えている。表-1 は代表的なシステムの主な仕様をまとめたものである^{3), 4)}。

インタラクティブ設計システムのデータ構造は一般に単純で、各層に所属する単位图形の集りである。ただし、これら単位图形の集合であるセル（またはブロック）が定義でき、セルの中にセルが含まれるといったネスティング（nesting）も一般に許されている。これにより、繰り返しの多いパターンのデータ量削減が実現できる。

2.2 シンボリック設計



(a)



(b)

図-2 シンボリック設計の例

入力すべきデータ量を減らすため、シンボルを使ってアートワークを簡単に表現する方法であり、図-2 に示すような二通りに分かれる。一方は格子上の記号のみで表現する方法であり⁵⁾、パターンの自由度が少なくなるが、キーボードのみで入力可能である。他方は STICK ダイアグラムとも呼ばれ⁶⁾、記号と配線中心線で表現する。いずれの手法でも設計（図面作成）およびディジタイズ（入力）の省力化が実現できる。

これらの設計手法のためのデータ処理としては、シンボリック図データを最終的なアートワーク・データに変換するプログラムが必要である。シンボルをあらかじめ登録されたパターンに置きかえ、配線の幅づけを行う機能のほか、3.1 で述べる論理演算などの基本処理を組み合わせることにより実現できる。

シンボリック設計において、設計者が大ざっぱに設計したものを、デザイン・ルールの許すかぎりコンパクトに自動的に圧縮する算法が提案されている⁷⁾。図-3 に示すようにチップ領域を完全に横切る一定の幅のデッド・ゾーンを見出し、その一方の側を平行移動することにより圧縮する。これを X 軸方向、Y 軸方向に交互に繰り返す。現在のところ計算複雑度は




図-3 パターン圧縮の手法

$O(n^{1.5})$ と言われている。

3. アートワーク・データの検証

アートワーク・データには各種の設計ミスや入力ミスが含まれる。これらのミスの内容に対応して必要な検査項目は次の三つに大別することができる²⁾。

i) 幾何学的検査（デザイン・ルール・チェック）

……パターンの最小幅や最小間隔のように、製造プロセスにより定められた設計規則（デザイン・ルール）があるが、これに対する違反を検出する。

ii) 回路接続の検査……回路素子や配線の誤りや欠落など回路接続構造の検査をする。

iii) 電気的特性の検査……そのアートワーク・データによって意図した電気的特性が実現されるかどうか検査する。

以上の三種のうち幾何学的検査はパターンの幾何学的性質のみに基づいて行うことができるのに対し、後の二者はパターンの回路としての意味を認識することによって始めて可能となる。自動設計システムなどではパターンとその回路的意味が対応づけられているが、一般に、アートワーク・データとしては、純粋に幾何学的なデータしか与えられない。ここではこのようなデータに対する検査手法について述べる。

3.1 幾何学的検査

図-4はLSIパターンの設計規則の一例を示しているが、製造プロセスにより検査項目は異なる。一般に図-5に示すような図形演算機能と検査機能を用意しておき、これらを組み合わせることにより、製造プロセスに応じて各種の検査処理を実現する^{3), 4)}。

VLSIの検査における問題点は、処理時間と擬似エラーであり、これらはいずれも膨大なデータ量に起因する。擬似エラーとは実際にはエラーでないものが処理プログラムの制限のためにエラーと認識されること




図-4 設計規則の例

検査機能	最 小 幅		d
	最小幅	最小間隔	
図形演算	OR		
	AND		
	SUB		
	NOT		
流算	縮		
	拡		
機能	小		
	大		
	包含関係		
位相関係判断	排他関係		
	重なり関係		

図-5 検査機能と図形演算機能

をさす。プログラムで処理できる、一つの閉図形の頂点数に制限を設けねばならないことに起因することが多い。処理時間に関しては次項で述べるように $O(n)$ に近い処理算法が種々提案されているが、今後の回路規模の増大を考えるとさらに短縮が必要であろう。

3.2 図形処理算法

大量の図形データに対して処理時間を短くするためには、無駄な比較を省略し隣接する図形の組を効率よく列挙する手法が重要である。以下の手法が用いられている^{10),11)}。

i) 単純総当たり法……すべての二図形を総当たり式に調べる方法で、図形数 n に対し $O(n^2)$ の手数が必要で、ごく小規模のデータにしか有効でない。

ii) 領域分割法……チップを複数 (M とする) の領域に分割する方法で、一つの領域内で総当たりとすると $O(n^2/M)$ の手数となる。 M を n に比例して大きくなれば $O(n)$ に近づけられるが、 M が大きくなると領域に分割する処理が $O(n)$ でしまなくなる。また処理すべき機能によっては領域境界付近の図形と他の領域の図形との関係について特別の考慮が必要となる。

iii) スキャン法(ワーカリスト法)^{8),10)}……すべての図形をあらかじめ x および y 座標でソートしておく、これを順次とり出してワーカリストに入れ、図-6 に示すように同じ x 座標 (X_c) を共有する図形群の中で関係を調べる。最悪の場合 $O(n^{1.5})$ の手数が必要であるが、ワーカリストの処理を高速化することにより、実際的なデータ量範囲で $O(n^{1.2})$ 程度の実測結果がある。

iv) スリット法¹¹⁾……図-7 に示すように、頂点や交点の x (または y) 座標により、全体を多数のスリットに分け、さらに各スリット内のデータ (線分) を y (または x) 座標でソートし、隣接するもの同志を順次調べる方法である。ii) と同様隣のスリットに属する図形との関係について考慮が必要であるが、実際的なデータ量の範囲で $O(n)$ に近い実測値が発表されている。

v) ビット・マップ法……領域をメッシュに分け、




図-7 スリット法

各メッシュ点に 1 ビットを対応させたビット・マップを作り、これによって各種の演算を行う。大量のメモリ領域を必要とするので、可変格子を用いる方法、階層的ビット・パターンを用いる方法¹²⁾など各種の工夫がある。この方法はメモリ領域の問題のほか斜め图形の処理に問題があるが、演算自体は簡単であり、また n とメッシュ数が比例するとすると $O(n)$ の処理時間である。さらに、将来専用のハードウェアが開発される可能性もある。

また、二図形の論理演算などの処理の算法についても種々の工夫がある¹³⁾。

3.3 回路抽出¹⁴⁾

一般的なアートワーク・データに対して、回路接続あるいは電気的特性の検査を行うためには、まず回路素子とその相互接続を認識する必要がある。

i) 回路素子の認識

回路素子は複数の層のパターンの組み合わせで決まるものであるから、いくつかの層のパターンの图形演算処理を組み合わせることによって抽出することができます。たとえば、シリコン・ゲート MOS プロセスで




図-6 ワーカリスト法





図-8 トランジスタ抽出の例

図-9 アートワーク解析システムのデータベース例¹⁴⁾

は図-8に示すように、“拡散層”と“ポリシリコン層”的共通部分(AND)を取り出すことによりトランジスタのゲートが抽出でき、また“拡散層”から“ポリシリコン層”との重なり部分を除去(SUB)することによりソース／ドレイン領域が抽出できる。また、バイポーラ・プロセスの場合は、各層パターンの包含関係によってトランジスタおよびその各端子を認識することができる¹⁵⁾。

ii) 素子間相互接続の認識


素子間相互接続は通常2ないし3層の配線パターンとそれらの層間接続用のコンタクト・ホールとによって実現されている。相互接続を認識するためには、各層配線、素子の端子およびコンタクト・ホールの各パターンの重なり関係を調べ、互いに重なりを持つパターンは同一ネット(同電位部分)によって接続されていると認識される。

抽出された回路接続情報は、以下に述べる検査処理で使いやすい形で格納しておくことが望ましい。このためのデータ・ベースの一例を図-9に示す¹⁴⁾。

以上の回路抽出の処理は基本的には4.2に述べた処理の組み合わせであり、したがって処理の時間複雑度としては $O(n^{1-1.2})$ 程度が実現されている。

3.4 回路図の描画

抽出された回路情報をわかりやすい形に出力するためプロッタで回路図を描くことが必要であるが、これには一種の配置配線問題である。設計者が描く回路図に近い形で描く方法¹⁶⁾とともにマスク・パターンのレイ



い。しかし初步的ミスの検出に限られ、完全な検査は期待できない。

ii) 論理シミュレーションによる検査

回路の論理機能が正しければミスはないという考え方であり、パターン設計の過程で回路の等価変換が行われている場合も対処できる。この方法の問題点としては、抽出されたトランジスタ・レベルの回路から論理ゲート・レベルの回路への変換の問題と論理シミュレーション自体の問題がある。論理ゲートの抽出は、たとえばMOS回路ではトランジスタのゲート入力が論理ゲートの入力となることなどの特徴を利用して、回路を部分回路に分割した後各部分回路の論理機能を解析する手法がとられる¹⁸⁾。

シミュレーション自体の問題としては、十分なテスト系列をいかにして得るかということと、それに対するシミュレーションに要する計算機時間がある。しかしながら、実用的な処理時間の範囲内でもi)に比べて十分大きなミス検出率が期待できる。

iii) 正しい回路接続情報との直接比較

アートワーク・データから抽出した接続情報をもとの正しい接続情報と比較できれば完全な検査が期待できる。この手法の問題点としては、二つの接続情報のレベル合わせの問題と回路網の同型判定の問題がある。後者については、アートワーク・データ中に素子名などを与えておいて比較する例が報告されているが¹⁷⁾、一般的にはグラフの同型判定問題として定式化される。この問題は多項式オーダの手数で解くことのできる算法が知られていないが、部分的な一対一対応を与えることにより $O(n)$ で判定できる算法が提案されている¹⁹⁾。

3.6 電気的特性の検査

一般に行われる手法としては、アートワーク・データおよびプロセス・パラメータから回路解析に必要な回路パラメータを算出し、回路解析を実行させる。能動素子については解析に用いられる素子モデルのパラメータを、また抵抗や容量についてはそれらの値を、それぞれ適当な近似算法で計算する。複雑な形状の抵抗値を正確に計算するための算法も種々提案されている^{20)~22)}。また、回路特性に影響を及ぼす寄生素子も必要に応じて考慮に入る。

現在の回路解析プログラムは扱える回路規模が小さいので、処理すべき部分回路を切り出さねばならない。別の手段として、タイミング・シミュレータや回路遅れを含む論理シミュレータが用いられることがある。

4. その他のアートワーク・データ処理

その他のアートワーク・データ処理の主要なものとしては自動製図機用データへの変換処理がある。VLSI に用いられる製図機としては、表-2に示すように検図用製図機とマスク描画用装置とに分けられる。

i) 検図用製図機

ベクター方式プロッタは描画時間が図形の複雑さに比例することから今後 VLSI には適さなくなると思われるが、ドット方式プロッタのデータ作成にはベクター・ドット変換が必要で、処理時間がかかる。ベクター数に大体比例する変換プログラムが装置メーカより提供されているが、今後さらに高速化が必要であろう。

ii) パターン・ジェネレータ

PG は図-11に示すように、5 個のパラメータで表現される矩形を単位图形として、マスク・パターンを形成する装置である。したがって、このためのデータ変換では、任意形状の閉图形を矩形に分割する処理が必要である。ただし、矩形の重なりは許される。矩形分割の基本算法の発表もあるが¹³⁾、斜めを含む任意图形の分割に対して最適に分割する算法の発表は見当たらず、ソフト供給各社のノウハウとなっている。

iii) 電子ビーム描画装置

EB にはベクター・スキャン型とラスター・スキャ

表-2 VLSI アートワーク処理用製図機

検 図 用	ベクター式…ペンプロッタ
	ドット式…{ 静電プロッタ インクジェットプロッタ (カラー)}
マスク作成用	光 学 式…パターン・ジェネレータ
	電子ビーム式…{ ラスター・スキャン方式 ベクター・スキャン方式}




図-11 PG の基本图形




図-12 EB の基本图形の例

ン型とがあるが、いずれにしろ入力データ形式としては、図-12に示すような台形を単位图形とした形式が多い。任意閉图形を台形に分割する算法は基本的に矩形分割と同様である。EB用データ変換の特別の処理としては、そのほかに、

- a) 量子化誤差の処理
- b) データ圧縮
- c) データ補正

が行われることがある。a) は装置で用いられるビーム径が精度の割に大きく、1ドットの誤差が無視できないことが多いため、装置での台形・ドット変換の算法を考慮に入れて誤差処理をあらかじめ行うものである。b) は装置で転送すべきデータ量を減らすために、データの重なり除去やデータの規則性を利用して行われる²⁴⁾。さらにc) は1μ前後の微細なパターンを描画する場合に、装置の座標歪みやビーム間の干渉によって起こる近接効果などに対するデータ補正である²⁵⁾。これらの処理はいずれも長い計算機時間を要する。

5. む す び

VLSIのアートワーク・データに対する各種処理について述べた。共通する問題点は膨大なデータ量による処理時間であり、回路規模の年々の増大により問題はますます深刻化すると考えられる。ほとんどの処理は $O(n)$ ないしは $O(n \log n)$ の算法が用いられているにもかかわらずさらに高速化が要求される。本来二次元的なデータ処理を一次元的な計算機で処理することによる無理があり、このような処理により適したハードウェアの開発が待たれる。すでにこのような動きがあることに注目したい¹²⁾。また、マン・マシン・インターフェースについても、音声入出力、図面自動入

力など新しいハードウェアの実用化を期待したい。

参 考 文 献

- 1) 吉田憲司: LSIのレイアウト設計, 信学誌, Vol. 61, No. 5, p. 737 (1978).
- 2) 吉田憲司, 三橋 隆: LSI レイアウト設計の検査技術, 昭54連合大会, p. 4-85 (1979).
- 3) Calma: CHIPS GDS-II Product Specification Rel. 3 (1980).
- 4) 丸紅エレクトロニクス(株): APPLICON GRAPHIC SYSTEM 概説書 (1980).
- 5) Gibson, D. and Nance, S.: SLIC-Symbolic Layout of Integrated Circuits, Proc. 13th DA Conf., p. 434 (1976).
- 6) Williams, J. D.: STICKS-A Graphical Compiler For High Level LSI Design, NCC, p. 289 (1978).
- 7) Dunlop, A. E.: Integrated Circuit Mask Compaction, Computer-Aided Design, Vol. 10, No. 6, p. 387 (1978).
- 8) Yoshida, K. et al.: A Layout Checking System For Large Scale Integrated Circuits, Proc. 14th DA Conf., p. 322 (1977).
- 9) Alexander, D.: A Technology Independent Design Rule Checker, Proc. 3rd USA-Japan Computer, Conf., p. 412 (1978).
- 10) Baird, H. S.: Fast Algorithms for LSI Artwork Analysis, Proc. 14th DA Conf., p. 303 (1977).
- 11) 築添 明他: マスクパターンの图形演算手法, 情報学会電子装置設計技術研討会, 3-2 (1979).
- 12) Wilmore, J. A.: A Hierarchical Bit-Map Format For the Representation of IC Mask Data, Proc. 17th DA Conf., p. 585 (1980).
- 13) 西出 雅他: LSI アートワーク・データの图形論理演算処理の一手法, 信学技報, CST 78-126 (1979).
- 14) Mitsuhashi, T. et al.: An Integrated Mask Artwork Analysis System, Proc. 17th DA Conf., p. 277 (1980).
- 15) Chang, C. S.: LSI Layout Checking Using Bipolar Device Recognition Technique, Proc. 16th DA Conf., p. 88 (1979).
- 16) 西口信行他: LSI 回路図復元アルゴリズム, 信学回路とシステム研討会, CAS 80-75 (1980).
- 17) Kishimoto, A. et al.: An Interconnection Check Algorithm for Mask Pattern, 1979 ISCAS Proc., p. 478 (1979).
- 18) 今藤一行他: LSI マスク・レイアウト図論理照査システム-PALLEQ, 三菱電機技報, Vol. 54, No. 12, p. 825 (1980).
- 19) 久保 登他: グラフ間の同形判定アルゴリズムにおける効率化について, 信学論誌, Vol. J 61-A, No. 11, p. 1099 (1978).

- 20) Ozaki, T. et al.: PANAMAP-1: A Mask Pattern Analysis Program for IC/LSI, Proc. ISCAS, p. 1020 (1980).
- 21) Yoshimura, H. et al.: An Algorithm for Resistance Calculation from IC Mask Pattern Information, 1979 ISCAS Proc., p. 478 (1979).
- 22) 三橋 隆, 小室勝夫: IC マスク情報からの抵抗値計算法, 昭 55 情処学会全大, 4 E-3 (1980).
- 23) Sugiyama, N.: Software for Electron-Beam VLSI Lithography, Proc. ICCC, p. 552 (1980).
- 24) Grobman, W.D.: An Overview of Pattern Data Preparation for Vector Scan Electron Beam Lithography, Proc. ICCC, p. 558 (1980).
(昭和 56 年 4 月 6 日受付)