WEKO3
アイテム
マルチコアおよびGPGPU環境における画像処理最適化
https://ipsj.ixsq.nii.ac.jp/records/62713
https://ipsj.ixsq.nii.ac.jp/records/627136163a683-630c-46a2-b3b7-8c3664a859c9
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC09184017.pdf (306.3 kB)
|
Copyright (c) 2009 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2009-07-28 | |||||||
| タイトル | ||||||||
| タイトル | マルチコアおよびGPGPU環境における画像処理最適化 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Imaging optimization for multi-core and GPGPU System | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | マルチコア/メニーコア（2） | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| （株）東芝ディジタルメディアネットワーク社コアテクノロジーセンター | ||||||||
| 著者所属 | ||||||||
| （株）東芝ディジタルメディアネットワーク社コアテクノロジーセンター | ||||||||
| 著者所属 | ||||||||
| （株）東芝ディジタルメディアネットワーク社コアテクノロジーセンター | ||||||||
| 著者所属 | ||||||||
| （株）東芝ディジタルメディアネットワーク社コアテクノロジーセンター | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Core Technology Center of TOSHIBA CORPORATION Digital Media Network Company | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Core Technology Center of TOSHIBA CORPORATION Digital Media Network Company | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Core Technology Center of TOSHIBA CORPORATION Digital Media Network Company | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Core Technology Center of TOSHIBA CORPORATION Digital Media Network Company | ||||||||
| 著者名 |
矢野, 勝久
× 矢野, 勝久
|
|||||||
| 著者名(英) |
Katsuhisa, Yano
× Katsuhisa, Yano
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | スケーラを題材として，マルチコアおよび GPGPU 各々の HW 特性に適した画像処理の最適化を図る．マルチコア環境では，数値演算処理の削減，SIMD 化など直列性能の最適化を行った後，OpenMP を利用して並列化を図る．GPGPU（CUDA） では，スレッド並列を優先して並列処理の設計を行いブロックサイズを決める．また，CUDA 特有のメモリ階層に適したメモリアクセスの最適化を図る． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | We evaluated image scaling algorithm optimizations for multi-core processors and GPUs exploiting their HW specialties. On multi-core system, we first did sequential optimization including reduction of numerical processing and SIMD vectorization, then applied OpenMP for parallelization. On GPGPU (CUDA), we took thread-level parallelization approach to decide the appropriate block size and designed memory access pattern suitable for the CUDA specific memory hierarchy. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
研究報告計算機アーキテクチャ（ARC） 巻 2009-ARC-184, 号 17, p. 1-5, 発行日 2009-07-28 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
