FPGAを用いた複数定数乗算回路の最適設計の高速化

• Item type: SIG Technical Reports(1)
• 公開日: 2009-02-26
• タイトル: FPGAを用いた複数定数乗算回路の最適設計の高速化
• タイトル / 言語: en
• タイトル: Shortening of processing time of optimal design of multiple constant multiplication using FPGAs
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 神奈川大学工学部
• 著者所属: 神奈川大学工学部
• 著者所属: 神奈川大学工学部
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, Kanagawa University
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, Kanagawa University
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, Kanagawa University
• 著者名: 中山, 雅雄; 佐々木, 孝雄; 豊嶋, 久道
• 著者名(英): Masao, Nakayama; Takao, Sasaki; Hisamichi, Toyoshima
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 複数定数乗算(MCM)回路の設計において, 回路規模や遅延時間・消費電力等のコストを最小とする問題はNP完全問題として知られている. そのため, 遺伝的アルゴリズム(GA)などの最適化アルゴリズムによる設計手法が提案されている. しかしながら, この設計アルゴリズムをソフトウェア実装した場合, 定数やそのビット数が増加すると, 最適化に非常に時間がかかる. そこで本研究では, MCM回路の最適設計を高速化するために, ソフトウェア実装ではボトルネックとなる繰り返し処理に着目し, FPGAの構造に適した並列化方法や, 並列化・パイプライン化の粒度を持つアルゴリズムを提案する. さらにFPGAに実装し, 提案法の有効性について検証する.
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Problem of designing multiple constant multiplication (MCM) circuits with minimum cost is known to be an NP-complete problem. Several techniques using combinatorial optimization algorithms such as genetic algorithms (GAs), etc., have been proposed. However, if implemented as software, as the circuit scale increases, a great deal of time is needed for optimization. The purpose of this study is to shorten the time spent on optimizing MCM circuit design. We propose a hardware-oriented algorithm suitable for FPGAs for both circuit synthesis and optimization.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10505667
• 書誌情報: 研究報告数理モデル化と問題解決（MPS）; 巻 2009, 号 19(2009-MPS-73), p. 153-156, 発行日 2009-02-26
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会