スワップコストの動的推定によるメモリの省電力化手法

• Item type: SIG Technical Reports(1)
• 公開日: 2009-02-19
• タイトル: スワップコストの動的推定によるメモリの省電力化手法
• タイトル / 言語: en
• タイトル: Dynamic Estimation of Swap Cost for Reducing Memory Energy
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京工業大学／JST,CREST
• 著者所属: 東京工業大学／JST,CREST
• 著者所属: 東京工業大学／国立情報学研究所／JST,CREST
• 著者所属(英): en
• 著者所属(英): Tokyo Institute of Technology / JST,CREST
• 著者所属(英): en
• 著者所属(英): Tokyo Institute of Technology / JST,CREST
• 著者所属(英): en
• 著者所属(英): Tokyo Institute of Technology / National Institute of Informatics / JST,CREST
• 著者名: 細萱, 祐人; 遠藤, 敏夫; 松岡, 聡
• 著者名(英): Yuto, Hosogaya; Toshio, Endo; Satoshi, Matsuoka
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 近年，大規模計算機の消費電力のうち，メモリが占める割合が増加している．これはノードに大容量の DRAM が搭載されていることに起因しており，この DRAM の容量を小さくすることで省電力化が実現できる可能性がある．我々はスワップデバイスに FLASH メモリを使用したメモリシステムを提案しており，このシステムではアプリケーションによっては，スワップを起こしてでも電力コストの大きい DRAM の容量を小さくすることでエネルギーの削減が図れることがわかっている．しかし，エネルギーを最小とするメモリ容量はアプリケーションや問題サイズによって異なるため，アプリケーションの実行時にメモリアクセスを観察し，動的に設定する必要がある．我々は，メモリ容量を動的に変化することのできる DRAM の使用を前提とし，その選択可能なメモリ容量すべてで実行した場合のエネルギーを同時に推定する手法を提案し，エネルギーを削減する行う手法を示す．シミュレーションの結果，スワップを起こさないようにメモリ容量を選択した場合と比較して， 8% の実行時間の増加で， 25% のエネルギー削減ができることを示した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Recently, memory system is getting one of the most power consuming parts in high performance computers. This is mainly because computers are equipped with larger capacity of DRAM than applications actually need, thus there is an opportunity for reducing power by decreasing the capacity. We have already proposed a system that uses FLASH memory for the swap device, and shown that decreasing DRAM can reduce the energy with some applications, even if it causes page swapping. In such systems, the best capacity of DRAM, which achieves the lowest energy consumption, depends on characteristics of applications and problem sizes, so it is challenging to find such a capacity. We propose an algorithm that monitors the memory accesses while applications are running and optimizes the memory capacity dynamically. Our algorithm assumes that capacity of DRAM system can be controlled dynamically, and estimates energy consumption with all selectable capacities of DRAM. Through our trace driven simulation, we show that the 25% of energy consumption can be reduced with performance loss of 8%.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10463942
• 書誌情報: 研究報告ハイパフォーマンスコンピューティング（HPC）; 巻 2009, 号 14(2009-HPC-119), p. 85-90, 発行日 2009-02-19
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会