時間多重 I/O を考慮した回路分割手法

• Item type: SIG Technical Reports(1)
• 公開日: 2009-01-22
• タイトル: 時間多重 I/O を考慮した回路分割手法
• タイトル / 言語: en
• タイトル: Circuit Partition Method with Time-mutiplexed I/O
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 北九州市立大学国際環境工学部情報メディア工学科
• 著者所属: 広島市立大学情報科学研究科情報工学専攻
• 著者所属: 北九州市立大学国際環境工学部情報メディア工学科
• 著者所属: NEC システム IP コア研究所
• 著者所属(英): en
• 著者所属(英): Faculty of Environmental Engineering, Department of Information and Media Scieneces, The University of Kitakyushu
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Sciences, Department of Computer and Network Engineering, Hiroshima City University
• 著者所属(英): en
• 著者所属(英): Faculty of Environmental Engineering, Department of Information and Media Scieneces, The University of Kitakyushu
• 著者所属(英): en
• 著者所属(英): System IP Core Research Labs., NEC Corp.
• 著者名: 磯村, 達樹; 稲木, 雅人; 高島, 康裕; 中村, 祐一
• 著者名(英): Tatsuki, Isomura; Masato, Inagi; Yasuhiro, Takashima; Yuichi, Nakamura
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本稿では，大規模システムのプロトタイプに必要である時間多重 I/O の利用を考慮した回路分割手法を検討する．近年の大規模システムのプロトタイプにおいては，複数 FPGA 実装が必要となっている．そこでは，複数の IPGA 間に跨がる信号の通信に利用される IPGA のピン数が信号線数よりも少ないという問題が，深刻となっている．その有効な解決法の一つとして，１ 本のピンを時間で区分し，複数信号で共有する時間多重 I/O が提案されている．この時間多重 I/O の利用にあたっては，回路分割と時間多重化する信号線の選択がプロトタイプシステムの動作速度を決定する．ここで，FlipFlop(FF) 間の通過段数が多い信号線を多重化として選択すると動作速度の低下が起こりやすいとの観測から，そのような信号線の重みを大きくするような最小重み分割手法を提案する．そして，その提案手法を計算機上に実装し，実験によりその性能を確認した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: We propose a partition method to prototype a large scaled system with time-multiplexed I/Os. Recent prototyping of a large scaled system needs several FPGAs. In the prototyping, there is a severe issue that the number of I/Os on one FPGA is less than the number of signals to connect the multiple FPGAs. To solve the issue, a time-multiplexed I/O has been proposed. The time-multiplexed I/O is that a pin is divided into several time slots and shared by several signals. When the time-multiplexed I/O is utilized, the circuit partition and the signal selection to be time-multiplexed determine the speed of the prototype system. In the selection, signal lines on the long path between FFs tend to detonate the system speed. In this paper, we propose a min-weight partition method in which each signal line on the longer path has large weight. We implement the proposed method on computer and confirm its performance.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムLSI設計技術（SLDM）; 巻 2009, 号 7(2009-SLDM-138), p. 51-55, 発行日 2009-01-22
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会