WEKO3
アイテム
ハイパフォーマンスコアとローパワーコアの組み合わせにおける細粒度動的スリーブ制御の実装と評価
https://ipsj.ixsq.nii.ac.jp/records/61094
https://ipsj.ixsq.nii.ac.jp/records/61094126bd89d-279c-4ac5-a060-9601acc7da7e
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-EMB09011015 (941.1 kB)
|
Copyright (c) 2009 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2009-01-06 | |||||||
| タイトル | ||||||||
| タイトル | ハイパフォーマンスコアとローパワーコアの組み合わせにおける細粒度動的スリーブ制御の実装と評価 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Fine-Grained Dynamic Sleep Control on the Combination of High-Perfomance Core and Low-Power Cores | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 慶應義塾大学大学院理工学研究科 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学大学院理工学研究科 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学大学院理工学研究科 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学大学院理工学研究科 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学大学院理工学研究科 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Science and Technology, Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Science and Technology, Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Science and Technology, Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Science and Technology, Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Science and Technology, Keio University | ||||||||
| 著者名 |
関, 直臣
× 関, 直臣
|
|||||||
| 著者名(英) |
Naomi, Seki
× Naomi, Seki
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 演算器単位の細粒度動的パワーゲーティングとコア単位の粗粒度パワーゲーティングをヘテロジニアスマルチコアプロセッサを対象として実装し、評価を行う。ハイパフォーマンスコア (HP-Core) とローパワーコア (LP-Core) は共通の ISA で動作するが、 HP-Core はスーパスカラ構成であり、動作周波数も高い。各コアは 16KB の L1 キャッシュと TLB を持っている。評価は Fujitsu 65nm のプロセスルールを用いて、性能、電力、面積とパワーゲーテイングによる面積オーバーヘッドについて行った。この結果、 HP-Core では 24％ の性能向上し、Dijkstra 、Blowfish ではリーク電力を 46％ 削減できたが、 Qucik Sort と JPEG エンコードでは消費電力が 63％ 増大した。面積オーバヘッドは平均で 9.2％ であった。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | A heterogeneous multi-core processor, which is consists of the combination of fine-grained power gating for split ALU and coarse-grain power gating for cores, is designed and evaluated. Although the high-perfomance core (HP-Core) and the low-power core (LP-Core) run with the same ISA, the HP-Core is a Superscaler with higher clock frequency, compared with the LP-Core. Each core shares 16KB LI Cache and TLB, and is designed using Fujitsu 65nm CMOS technology. As a result, the perfomance of HP-Core increased by 24%. The leakage power is reduced by 46% for executing Dijkstra and Blowfish, while the power comsuption is increased by 63% for Quick Sort and JPEG. Area overhead is 9.2%. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA12149313 | |||||||
| 書誌情報 |
研究報告組込みシステム（EMB） 巻 2009, 号 1(2009-EMB-11), p. 81-86, 発行日 2009-01-06 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
