L4マイクロカーネルにおける省電力スケジューラの開発

• Item type: Trans(1)
• 公開日: 2009-03-25
• タイトル: L4マイクロカーネルにおける省電力スケジューラの開発
• タイトル / 言語: en
• タイトル: Implementation of a Power-saving Scheduler on L4 Microkernel
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 省電力方式
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• 著者所属: 東京農工大学大学院工学府情報工学専攻
• 著者所属: 東京農工大学大学院工学府電子情報工学専攻／日本学術振興会特別研究員（DC2）
• 著者所属: 国立情報学研究所
• 著者所属: 東京農工大学大学院共生科学技術研究院
• 著者所属(英): en
• 著者所属(英): Department of Computer and Information Sciences, Graduate School of Engineering, Tokyo University of Agriculture and Technology
• 著者所属(英): en
• 著者所属(英): Department of Electronic and Information Engineering, Graduate School of Engineering, Tokyo University of Agriculture and Technology / Research Fellow of the Japan Society for the Promotion of Science (DC2)
• 著者所属(英): en
• 著者所属(英): National Institute of Informatics
• 著者所属(英): en
• 著者所属(英): Division of Systems and Information Technology, Institute of Symbiotic Science and Technology, Tokyo University of Agriculture and Technology
• 著者名: 林, 和宏; 金井, 遵; 丸山, 勝巳; 並木, 美太郎
• 著者名(英): Kazuhiro, Hayashi; Jun, Kanai; Katsumi, Maruyama; Mitaro, Namiki
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 近年，サーバや組み込み機器などのあらゆる分野における省電力化技術の必要性が高まっている．我々は，これらの電力問題を解決する手段の1つとして，L4マイクロカーネル上でDVFS制御により省電力化を行うスケジューラ機構を提案する．本スケジューラは，L4スレッド単位で実行時情報に基づいた性能予測を行い，ユーザによってあらかじめ定められた性能制約を満たす範囲内で最適なCPU周波数を選択することにより省電力化を図る．また，性能予測モデルを実行環境に応じて自動的に最適化する学習機構，および性能予測に誤差が生じる際にこれを補正するフィードバック機構を有する．本論文では，本スケジューラの設計と実装および評価について述べ，ユーザレベルのOSサーバをアプリケーションプログラムなどと同等に電力制御することによるマイクロカーネルにおける本システムの適用性ならびに省電力化の可能性について考察する．評価では，I/Oアプリケーション実行時に最大34%のCPU消費エネルギー量の削減を実現した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Recently, the low power technology is needed in many fields such as server computers or embedded systems. We propose a power saving scheduler with DVFS (Dynamic Voltage and Frequency Scaling) on L4 microkernel. The scheduler reduces power consumption by predicting the performance of each L4 thread based on its run-time information and selecting the best voltage and frequency that satisfies the performance constraint defined by users. The scheduler has the "learning system" optimizing the performance estimation model automatically in each environment, and the "feedback system" compensating the performance estimation error. This paper describes the design, implementation and evaluation of the scheduler, and then, considers the applicability of the scheme to L4 microkernel and the possibility of power saving in microkernel by applying power-aware scheduling to user level OS servers similarly to applications. In evaluation, we achieved 34% CPU energy reduction of an I/O application.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11833852
• 書誌情報: 情報処理学会論文誌コンピューティングシステム（ACS）; 巻 2, 号 1, p. 96-109, 発行日 2009-03-25
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7829
• 出版者 / 言語: ja
• 出版者: 情報処理学会