

画像処理プロセッサの最近の動向

坂上勝彦（電総研）・木戸出正継（東芝総研）

1. はじめに

デジタル画像処理技術は、ここ十数年あいだ着実に進歩し、いろいろ分野に応用され実用化も進んでいる。しかし現在の逐次型コンピュータにおける画像処理能力不足は常に指摘されており、画像処理用高速プロセッサ開発が強く望まれている。実際に研究用、実用を問わず従来から種々のシステムが提案試作されている。代表的なものについては文献1,2,3)にサベイがある。本稿では最近の話題について研究開発の動向を概観し、特に興味深い例を詳述する。

2. 最近の動向

画像処理プロセッサの研究の流れを図1のようまとめてみた。アーキテクチャといふ観点から分類している。現在では次の4種類の大まかな流れがあると考えられる。

① フレームメモリー型：

画像蓄積用フレームメモリーに専用ハードウェアを付加し、ソフトウェアでは時間かかる処理を高速化したシステム。

② 並列プロセッサ型：





図1. 画像処理プロセッサ研究開発の動向。

画像の構造に合わせて演算装置を並列に配置することにより高速化をはかったシステム。

③ パイプライン型：

画像データがプロセッサ内をパイプライン的に流れることによって処理が行なわれるシステム。

④ マルチプロセッサ型：

複数の並列動作可能な演算装置をタスクに合わせ柔軟性を持って配置することできるシステム。

フレームメモリー型はコマンド型画像処理システムの処理速度向上のために、特に計算時間がかかるコマンドを選んで「フレームメモリー自体に専用演算装置を組み込んだ」ものである。一般的にコストパフォーマンスがよく、 $256 \times 256, 512 \times 512$ などよく使う大きさの画像が扱えるものが多い。代表的なシステムが「IPU⁵⁾」である。IPUはコンピューションの部分はいわゆる局所並列型であり、パイプライン化による高速化が行なわれている。しかし領域分け、FFT、アソビ検索などを始め有用なオペレーションをハードウェア化されていて、IPUを単なる局所並列型プロセッサと呼ぶことはできない。むしろ、ある目的

のために必要ないくつかの画像処理コマンドをその目的に合った実行時間で実現できるようにした画像処理プロセッサと呼べるべきであろう。画像処理研究用といふ目的でほとんどこのコマンドが1画素あたり1μsで実行できるように設計されたのがIPUである。この意味でIPUなどいくつかのプロセッサを図1では独立した流れとして描いたのである。研究用のものはDeAnza社やComital社のような画像処理機能を持つディスプレイ装置の流れと平行して今後伸びて行くと考えられる。また、必要な機能だけを持たせて専用装置に組み込ませたものが多くなるであろう。

複数のプロセッサを並列動作させ処理を高速化する非パラレル型並列プロセッサ研究は画像処理用とは限らず大きな流れとして存在している。画像処理への応用という立場からは、各演算モジュールがそれぞれ1つの画素に対応して並んで動作するものの(STARAN, CLIP4¹⁴⁾ etc.)と一般に複数のプロセッサが並列に動作するもの(ZMOB, SPARC⁵¹⁾ etc.)に別れる。前者を並列アロセッサ型と呼ぶ。後者は、マルチアロセッサ型といふ1つの流れを形成している。

並列プロセッサの中でもCLIP4のように個々の基本演算モジュールを画素と同じ2次元構造に配列

したものを完全並列型と呼ぶ。各モジュールを並列動作させ、全画素のデータを同時に処理することによって高速処理を実現しようとしている。古くは Unger マシン^[10]や ILLIAC III^[11]によってその基本原理が提案されていた。しかし当時の技術背景では小規模なシステムによる実験やシミュレーションしかできなかつたようである。ところが、完全並列型の規則性に富んだ構造は VLSI 化に向いており、最近の高集積化技術の進歩により、かなりの数のモジュールを持つシステムが実際に作れるようになりつつある。それにともない DAP^[12] や MPP^[13]などを実用を考えた大規模なシステムの開発が進んでいるのが最近の動向である。

並列処理となるべく処理の高速化に効果があるのかパイプライン式である。この式を画像データの処理に対して積極的に応用したのが CYTOCOMPUTER^[23]などのパイプライン型プロセッサである。最大の特徴は画像データの転送と処理が同じモードで行なわれるという点にあり、スループットの高速化が比較的容易に実現できる。また、構造の規則性、モジュール間の接続の一次元性など VLSI 化にも適している。よって実時間処理が要求される専用装置に組み込みや画像処理プロセッサのアーキテクチャとしてパイプライン型は今後広く採用されると考えられる。スマートセンサーをはじめとする 1 チップ画像処理プロセッサの開発^{[25]~[35]}や、VLSI 向きのアーキテクチャとして注目されているストリッカーレイ^{[36]~[42]}など活発な研究が進められている。

パイプライン型は一般に融通性を欠き、定型的な処理しかできないという欠点を持つ。最近発表された TIP^[43]はデータ駆動の概念を導入することによってパイプライン路をデータ別に任意に設定できるようしたプロセッサである。これはパイプライン型からマルチプロセッサ型に合流する新しい流れとなすことができる。

マルチプロセッサ型では再構成可能な (reconfigurable) 複数の演算モジュールが画像データを並列に処理する。これまで開発されてきた多くの画像処理プロセッサは一般にある特定の用途にはよいが、用途が少しでも異なると融通性を欠き効率的でないという問題をかかえている。また、原画像から得られた特徴量を使ってさらに高レベルの処理を行なうとする場合には複雑な条件分岐をアロケーションする必要がある。全画面を一様にしか処理できないような画像処理プロセッサではこのようなことは難かい。再構成可能なマルチプロセッサの考え方はこうした問題に対する答の 1 つになり得ると考えられている。ただし提案されているマルチプロセッサ型システム多くは画像処理への応用の可能性を論じただけのものが大部分で、実際に処理例を示したものは極めて少ない。今後の研究に期待したい分野である。

以上最近の研究開発の動向を概観した。次章では特に興味深い例についていくつ詳述する。

3. 画像処理プロセッサー—最近の話題—

3-1. 完全並列型プロセッサの新しい動き

現在、実際に使われているか、あるいは製作中の完全並列型プロセッサの中で、比較的大規模なものとして広く知られているのが CLIP4^[17]、DAP (Distributed Array Processor)^[18]、MPP (Massively Parallel Processor)^[19]である。(表 1) このほか Purdue 大の BASE^[20, 21] 通す

| | モジュール数 モジュール 間の接続 | RAM の深さ | 基本時定 値 | モジュール数 /チップ |
|---------------------|-------------------------|---------|-----------|----------------|
| CLIP4 (ロンドン大; 英) | 96×96 8 近傍 | 32 bit | 10 μs | 8 |
| DAP (ICL; 英) | 64×64 4 近傍 | 4 Kbit | 200 ns | 4 |
| MPP (NASA; 米) | 128×128 4 近傍 | 1 Kbit | 100 ns | 8 |

表 1. 代表的な完全並列型プロセッサ。




図 2. 完全並列型プロセッサの典型的なアーキテクチャ。




図 3. 基本演算モジュールの典型的な構成。

2 次元アレイ^[22]などがある。いずれも基本的には図 2、図 3 のような共通のアーキテクチャを持つ。図 2 はアレイのアーキテクチャ、図 3 は基本演算モジュールのアーキテクチャである。各モジュールはビットシリアル型論理演算プロセッサと、ビット単位のアクセスが可能なローカル RAM から構成されており、RAM の深さに相当する枚数の 2 値画像を貯えることができる。濃淡画像は複数枚のビットフレームとして扱う。DAP と MPP は CLIP4 と比べて違いに多いビットフレームを取扱い、完全並列型プロセッサの新しい動きとして注目される。

完全並列型プロセッサではモジュールは莫大な数になるため、基本演算モジュールはできるだけ単純なものでないと実現性がない。しかもある程度の柔軟性を持たせる必要がある。基本演算モジュールとして、最新の MPP でもビットシリアル型プロセッサが採用されている最大の理由はこの点にある。ビットパラレル型では固定長のデータしか扱えないし、また、たとえば 8 bit のプロセッサで 2 値画像を処理しようとするとハードウェアが複雑になる。これに対しビットシリアル型だと単純な構成のモジュールで、あるいはビット数のデータ (浮動小数点データ等) を

もこのビット数に応じて有効に扱うことができる。もちろんデータビット数がきさえれば必要な命令ステップ数が少くなり、それだけ処理に時間はかかることになる。

表1のそれぞれのプロセッサの基本演算モジュールを図4～6に示す。DAP, MPPはローカルRAMの容量が大きいことからもわかるように浮動小数点演算まで含めた算術演算向きのプロセッサである。そのためDAP, MPPでは各モジュールは半近傍としか接続されておらず、しかもそのどれかをマルチアレクサで選択することしかできないようになっている。MPPは部分積の蓄積用にシフトレジスタまで持つてあり、完全に算術演算向きに設計されていると言える。さらに、 128×128 のモジュールを一次元につなぐことも可能で、画像にかかわらず一般の算術演算の並列処理にも利用できるように工夫されている。

DAPのAレジスタ(図5), MPPのGレジスタ(図6)は、どちらもモジュールのActivityを制御する。(CLIP4, BASE8にはない)




図4.
CLIP4の
基本演算
モジュール。




図5
DAPの
基本演算
モジュール。¹⁸⁾




図6
MPPの
基本演算
モジュール。¹⁹⁾

このビットを立てるこことによってこのモジュールをマスクすることができるようになっている。この機能を使うと図7(a)のようなバタフライ演算を実現することができる。¹⁸⁾ 一ソースデータを考える。まず図7(b)のようにデータをシフトする。次に(c)のように一部をマスキングしてシフトを行なうと最終的に(d)のように順序の入れ替わったデータ列ができる。ⒶとⒷが対応するデータ間で A+dB, A-dB という演算を行なえば (a) のバタフライ演算を並列的に実行できる。6点データの場合シフト量 32, 16, 8, 4, 2, 1 のときについて図7のような演算を行なえば FFT になる。ただしプロセッサのステップ数はかなりの量になると思われる。DAP では 64×64 の実数データに対する行なうと 21 msec かかると報告されている。¹⁸⁾

画像データをすべてプロセッサアレイ内に収めることができるのは、完全並列型プロセッサの特長をかなり生かすことができる。しかし大画像をあつかう場合には分割処理の必要があり、これが完全並列型プロセッサを使いにくいものにしてしまう最大の理由である。BASE8 システムではプロセッサアレイの周辺部分のデータを専用のレジスタを使って供給するように設計されている。²⁰⁾ MPP たまアレイにデータを送り込むためかなり大規模な装置が組み込まれるようである。¹⁹⁾ いずれにしても完全並列型プロセッサをいろいろな用途に効率よく使うためには、強力なデータマネージメントシステムがプロセッサアレイの外側に必要となる。

完全並列型プロセッサの応用分野は伝播演算を中心とした2値画像処理中心の応用と算術演算の高速化を目的とした応用に多角別れて行くと思われる。CLIP4 は前者をめざしたプロセッサの代表である。文献²⁰⁾ではこのようなプロセッサを BAP と名付け、その機能の系統的設計を試みている。しかし本当に高速化したいのは浮動小数点データの算術演算など汎用計算機では極めて時間がかかる分野である。その意味で DAP や MPP はローカル RAM の容量が大きいシステムが今後は発展すると考えられる。NASA では MPP を衛星データの処理に使う予定である。命令サイクル、集積度はさらに向上すると考えられるが、端子数の制限から 1 チップ上のモジュール数はあまり増やせられない。通研では 8×8 の基本演算モジュールを持つ LSI を試作中であるが²²⁾ 端子数は 125 にもなる。3mm ルーレートゲート数は 2 万、マシンサイクルは 100 ns ということである。このような強力な LSI、VLSI によるプロセッサアレイとされたデータを送り込むシステムを




図7. 完全並列型プロセッサによる FFT.
① 1 2 3 4 5 6 7 8
② 3 4 1 2 7 8 5 6 (a)
③ 1 2 3 4 5 6 7 8 (b)

いかに組み合せて汎用性のあるシステムを作ることができるかが今後の課題であろう。


3-2. パイオライン型画像処理プロセッサ

画像処理オペレーション自体がパイオライン的に連結された本格的なパイオライン画像処理プロセッサとして代表的なのがCYTOCOMPUTER²³⁾である。すでに文献2)で紹介されているので詳細は省略する。FLIP²⁴⁾もパイオライン型とみなすことができる。これについては文献3)に紹介がある。本節では1チップ画像処理プロセッサ×シリアルアレイについて解説する。

1チップ画像処理プロセッサ

米国画像理解研究開発の中でCCD(Charge-coupled Device)やVLSIによる1チッププロセッサが登場している。実際の応用例としては軍用画像処理を想定している。たとえばミサイルの先頭にTVカメラを取り付け目標を認識したり、ヘリコプターに搭載したFLIR(Forward Locking Infrared)センサーの信号により地上の戦車やトラックを実時間で発見、認識するシステムなどがある。このようなシステムでは小型軽量性と実時間処理が不可欠な条件となり、VLSI化、パイオライン化の研究が進められているのである。

ヒューズ研究所のNudd²⁵⁾は画像理解システムにおける階層性を図8のように表現した。ピラミッドの横幅は各レベルにおけるデータ量を示している。底辺の部分は画像データの信号レベルの処理に相当する。例としては微分処理などがある。上層に上がるにつれて条件分岐などがされ処理は複雑になり計算量が多いものになる。しかし逆に、扱うデータ量は上層ほど減る。たとえば最下層では全画素を扱わなくてはいけないのか、次のレベルでは微分値の大きい画素、次に次はライセクメントにばらと言ふようにデータ数は指数関数的に減少するのである。従って処理量(スルーフィット)は各レベルで一定にすることができる。図8の最下層の部分(低レベル)の処理は条件分岐がほとんどなく、高精度は要求されない。また手



を実時間スルーフィットで実現するのが米国画像理解研究における実時間処理の原理である。




図9. スマートセンサー。

LSI化の試みはスマートセンサー開発から始めた。次世代の軍用撮像素子としては小型軽量高感度、低消費電力、残像がないなどの特長を持つCCDイメージセンサーが中心になるであろう。CCDセンサと同じチップ上にやはりCCDで作った画像処理プロセッサを組み込み、ビデオ出力として処理済の信号を得ようとするのがスマートセンサーである。CCDでは画像データを電荷の量で記憶する。その精度は6bit程度しかないが、低レベル処理の場合にはこれで十分なのである。図9が概念図である。(a)はビデオ出力の部分にCCDプロセッサを付加したものである。図(b)の例は3x3近傍演算プロセッサの例である。この図のようにプロセッサを並べると1つのチップからたとえば「ラーランサリ」、平滑化などいろいろなビデオ信号を得ることができるのである。さらに高速に処理を行ないたいときは(b)のように受光部の電荷を転送するときに並列処理を行なえばよい。²⁶⁾しかしどちらのタイプも概念として提案されているだけで、現状は(a)の撮像部を除いたCCDプロセッサの部分だけをLSI化して実験している段階である。

図10にCCDによる近傍演算プロセッサの例を示す。²⁶⁾ (a)は平滑化フィルタである。画素の濃淡レベルに比例した電荷によってゲート電極には電圧が発生する。各電極を(a)のように接続すれば3x3の各電荷量の和に比例した電圧がセンスできるのである。ソーベルフィルタのようにウェイトを与えた場合は電極の面積を図10(b)のように変えればよい。ソーベルフィルタを実現するためには、さらに、X方向の微分値、Y方向の微分値の絶対値をそれぞれ計算し加算する回路が必要となる。ヒューズ研究所ではこれらの回路もCCD技術によって実験している。²⁶⁾

ヒューズ研究所では表2のような機能を持つ3種のアストチップ




図10 CCDによる近傍演算

を試作している。IとIIは1978年ごろまでには完成している²⁷⁾。IIではIよりもかなりの性能向上がみられているが、まだ512×512の分解能で完璧に実時間で動作性能は得られなかつたようである。IIIではメジアンフィルタなどやせん高級なオペレータのLSI化を試みている²⁸⁾。現在は予備実験段階のようである。²⁹⁾ CCD技術の進歩はめむまいしいものがある。スマートセンサーの実用化もかなり早いのではないかと思われる。

スマートセンサーで行なう低レベル処理よりはやや上位

| Test Chip Numbers | Applications Implemented | Kernel Size | Operations Pixel | Effective Operation Rate |
|-------------------|-------------------------------|-------------|------------------|--------------------------|
| I | Edge detection | 3x3 | 16 | 80 KOPS |
| | High-pass spatial filter | 3x3 | 18 | 90 KOPS |
| | Laplacian | 3x3 | 13 | 65 KOPS |
| | 12dB/aperture corrector | 3x3 | 18 | 90 KOPS |
| | Sobel | 3x3 | 16 | 32 MOPS |
| II | Mean | 3x3 | 9 | 18 MOPS |
| | Unsharp masking | 3x3 | 13 | 26 MOPS |
| | Binarization | 3x3 | 10 | 20 MOPS |
| | Adaptive stretch | 3x3 | 12 | 24 MOPS |
| | Laplacian | 3x3 | 13 | 91 MOPS |
| III | Mask programmable convolution | 7x7 | 98 | 636 MOPS |
| | Programmable convolution | 5x5 | 50 | 350 MOPS |
| | 'Plus' shaped median | 5x5 | 625 | $\sim 10^3$ MOPS |
| | Bipolar convolution | 26x26 | 1352 | $\sim 10^4$ MOPS |

表2. CCDスマートセンサーによる画像処理²⁵⁾

の中間レベル的処理(たとえばテキスタイル、織物接続、領域分割)もVLSI化することをヒューズ研究所はめざしている。(USCと共同研究)³⁰⁾この場合にはある程度の精度が必要となるためCCDではなくデジタルLSIになる。当然デジタルの演算が必要となるが、普通の乗算路では間に合わない。そこでデータフレームアップによる乗算の高速化が必要となる。現在はこの技術の研究が進められている段階である。³⁰⁾

以上、ヒューズでの画像処理アロセッサVLSI化の動向について概観した。他にウェスチングハウス社³¹⁾やリスマートセンターの開発も進めている。これらはソーティングや領域番号付をCCDで実現することを試みている。^{31,32)}ストリップアレイによる複数法の高速計算LSIも検討されている³³⁾。データフレームアップによる乗算の高速化はTIでも研究されている³⁴⁾。またTIではデジタル方式による実時間メジアンフィルタを開発した。³⁵⁾LSI化はされていないが実時間で動いているようである。

ストリップアレイ

ストリップ(脈動的)アレイは、CMUのKung等によって提案されたVLSI向きパラメーターアーキテクチャである。^{36,37)}詳しくは、文献³⁸⁾にKungの論文の和訳があるのでそちらに譲る。本節では画像処理への応用の可能性という立場からストリップアレイを紹介する。

図11が基本演算モジュールである。このモジュールは $A \times B$ を計算し、それをCのデータに加算し出力するだけの機能を持つ。このモジュールを規則的に多数相互接続するのである。図12,13にストリップアレイを使った行列とベクトルの乗算の方法を示す。この場合には直線状にモジュールを接続する。必要なモジュール数は帯行列の帯幅 w ($= p + q - 1$) と等しい。動作原理は文献³⁸⁾に譲る。




図11. ストリップアレイの基本演算モジュール。

$$\begin{array}{c}
 \overbrace{\begin{matrix} a_{11} & a_{12} \\ a_{21} & a_{22} & a_{23} \\ a_{31} & a_{32} & a_{33} & a_{34} \\ a_{41} & a_{42} & a_{43} & a_{44} & a_{45} \\ 0 & & & & a_{53} \\ & & & & \vdots \\ & & & & 0 \end{matrix}}^{P} & \times & \begin{matrix} x_1 \\ x_2 \\ x_3 \\ x_4 \\ \vdots \\ z \end{matrix} & = & \begin{matrix} y_1 \\ y_2 \\ y_3 \\ y_4 \\ \vdots \\ y \end{matrix}
 \end{array}$$

図12. 帯行列($P=2, q=3$)とベクトルの乗算³⁸⁾

ストリップアレイは各基本演算モジュールがすべて均一であり、モジュール間の接続は単純かつ規則的である。また




図13. 行列×ベクトルのためのシストリックアレイ。³⁸⁾

外部との接続のための端子数が最小化される³⁶⁾など、VLSI化によって極めて有利な特徴を持つており最近特に注目されているアーキテクチャである。

$$\begin{bmatrix} a_1 & a_2 & a_3 & a_4 \\ 0 & \cdot & \cdot & \cdot \\ 0 & \cdot & \cdot & \cdot \\ A & & & & \end{bmatrix} \begin{bmatrix} x_1 \\ x_2 \\ x_3 \\ x_4 \\ \vdots \\ \vdots \\ x \end{bmatrix} = \begin{bmatrix} y_1 \\ y_2 \\ y_3 \\ y_4 \\ \vdots \\ \vdots \\ y \end{bmatrix}$$

図14.

有限インパルス応答
コンボリューション。

1次元データについては図14のような計算を図13のシストリックアレイで行なえば有限インパルス応答のコンボリューションが計算できる。³⁷⁾ 2次元画像データの場合も原画像と重み係数をそれぞれ1次元データに展開すれば、1次元コンボリューションとして扱うことができる。³⁸⁾


フーリエ変換(DFT)は、図15のような行列・ベクトル乗算を行なえばよい。しかし係数行列は帯行列ではないため図13のシストリックアレイでは実現がむずかしい。文

$$\begin{bmatrix} 1 & 1 & 1 & 1 \\ 1 & \omega & \omega^2 & \omega^3 \\ 1 & \omega^2 & \omega^4 & \omega^6 \\ 1 & \omega^3 & \omega^6 & \omega^9 \\ \vdots & \vdots & \vdots & \vdots \\ 1 & \omega^{n-1} & \omega^{2(n-1)} & \omega^{3(n-1)} \end{bmatrix} \begin{bmatrix} x_1 \\ x_2 \\ x_3 \\ x_4 \\ \vdots \\ x_n \end{bmatrix} = \begin{bmatrix} y_1 \\ y_2 \\ y_3 \\ y_4 \\ \vdots \\ y_n \end{bmatrix}$$

図15. フーリエ変換(DFT)。

$$\begin{array}{l} \text{Bin} \rightarrow A \rightarrow \text{Bout} \quad (\text{Bout} \leftarrow \text{Bin} \\ \text{Cin} \rightarrow A \rightarrow \text{Cout} \quad (\text{Cout} \leftarrow \text{Cin} \times \text{Bin} + A) \end{array}$$

(a) 基本演算モジュール



(b) フーリエ変換用リニアシストリックアレイ

図16. シストリックアレイによるDFT.⁴⁰⁾

図40)では図16のようなタブのシストリックアレイによるDFTを提案している。図15の式をデータ数=5として展開すると次式が得られる。

$$\begin{aligned} y_1 &= (((X_5 - 1 + X_4) \cdot 1 + X_3) \cdot 1 + X_2) \cdot 1 + X_1 \\ y_2 &= (((X_5 \cdot \omega + X_4) \cdot \omega + X_3) \cdot \omega + X_2) \cdot \omega + X_1 \\ y_3 &= (((X_5 \cdot \omega^2 + X_4) \cdot \omega^2 + X_3) \cdot \omega^2 + X_2) \cdot \omega^2 + X_1 \\ y_4 &= (((X_5 \cdot \omega^3 + X_4) \cdot \omega^3 + X_3) \cdot \omega^3 + X_2) \cdot \omega^3 + X_1 \\ y_5 &= (((X_5 \cdot \omega^4 + X_4) \cdot \omega^4 + X_3) \cdot \omega^4 + X_2) \cdot \omega^4 + X_1 \end{aligned}$$

図16(c)はこの式を計算するシストリックアレイと言ふことができる。

一般にn点のDFTを直接計算すると計算量は n^2 に比例する($O(n^2)$)。FFTアルゴリズムでは $O(n \log n)$ となる。これに対し、シストリックアレイを使うと $O(n)$ となり理想的なスピードでDFTを実現できるのである。

ESL社では実際にシストリックアレイを組み込んだシストリックプロセッサを開発した⁴¹⁾(図17)。これはホスト計算機に対する付加プロセッサとして働くように設計されている。シストリックアレイの部分は図18のような構成になっている。各モジュールはLSIの乗算器、アキュムレータから構成されており、16ビットの積和演算が200 nsで実行される。

各演算モジュールにはセルメモリーと呼ばれるRAMが内蔵されている。パイプライン処理の際には、データ系列と平行してセルメモリーを読み出すためのアドレスがアレイに流し込まれる。(図18(c)) 各演算モジュールでは、読み出されたセルメモリーの内容と入力データとの間で積和演算が行なわれる。各セルメモリーに重み係数をプリセットしておけば、コンボリューション(1次元、2次元)が計算できる。また各モジュールのセルメモリーに行列・列成分をセットしておけば、行列・行列の乗算を実行できる。シストリックプロセッサではDFT、コサイン変換をこの方法で実現している。




図17. ESL シストリックプロセッサ.⁴¹⁾




図18. シストリックプロセッサの基本モジュールと直線状アレイ⁴⁴⁾

シストリックアレイ概念を生かしつつ汎用性を失わないようにしたのがシストリックプロセッサの特徴であろう。計算能力は、128×128画素、濃淡8ビットの画像に対し、コンボリューションメタサイズ5×5では10.6ms、19×19の場合には66.5msで実行される。後者の計算レートは、131MOPSに達する。モジュール数(現在は、20個)を減らし、パイアラインを組み組みすればさらに高スループットが期待できる。

シストリックアレイには文献42)で述べられているように様々なバリエーションが存在する。画像や信号処理に実際に応用する場合の構成法についても他にもいろいろなものが提案されている。少しでも汎用性のあるアーキテクチャが今後伸びると考えられる。

3-3. マルチプロセッサ型 画像処理プロセッサ

まず提案されているいくつかのマルチプロセッサ型画像処理プロセッサの分類を試みる。FLIP⁴⁵⁾とDIP⁴⁶⁾はそれぞれパイアライン型、フレームメモリ型のプロセッサであるが、細かく見れば再構成可能な構造を持つ。そこで、これらも含めて考えてみた。

• 基本演算モジュールの種類

汎用型プロセッサ：

PASM⁴³⁾, PM⁴⁴⁾, FLIP (16個)²⁴⁾

ZMOB (Z80×256個)^{45,46)}

MACSYM (Z8001×16個)⁴⁷⁾

PX-1 (Z80×32個)⁴⁸⁾

乗算器、加算器 etc. :

TIP^{44,50)}, SPARC⁵¹⁾, DIP⁴⁹⁾

注) アンダーラインを引いたものは開発者、稼動中

• モジュール間のデータ交換法

バス : FLIP, DIP, MACSYM

リンク : TIP, ZMOB

バス+リンク : PX-1

クロスバー : SPARC

ネットワーク : PASM, PM⁴

• 画像データへのアクセス方法

ランダムアドレス : FLIP, DIP

共有画像メモリにランダムアクセス : TIP, SPARC

分割記憶 + 共有画像メモリ :

PASM, PM⁴, MACSYM, PX-1

分割記憶のみ : ZMOB

こういったプロセッサに関する提案は他にもいろいろある。しかしアイデアだけの提案も多く、実際に稼動しながら画像処理プロセッサとして有効に使われているものとなるとその数は極めて少ないと思われる。この主な理由はハードウェア的な問題よりむしろソフトウェア面にあると考えられる。データの流れを制御し、各演算モジュールを効率よく並列動作させるための各種の高級言語を開発しなくてはとても使いこなすことはできないであろう。この点がこの種のプロセッサの最大の課題であると考えられる。1つアプローチがTIP(後述)に見られる。TIPは、データフロー型のアーキテクチャを持ち、関数型のアセソブルでプログラムすることができるようになっている。これによって機械語レベルのアソブ"ZMOB"よりはるかに開発効率が上がったことが報告されている。⁵⁰⁾

また、マルチプロセッサ型は高レベル画像処理向きのアーキテクチャとは言われているが、実験例として紹介されているのはほとんどコンボリューションやFFTのように低レベルのものばかりである。単に複数個のプロセッサの接続法に関するアイデアや試作だけではなく本当に高レベル処理の高速化が可能かどうかを示す研究が進むことを期待したい。

本節では最近の実例としてZMOB, TIPを取り上げ簡単に解説する。

ZMOB

ZMOB^{45,46)}はメリーランド大学で現在設計および

シミュレーションを進めていくマルチプロセッサーシステムである。基本モジュールは Z80A プロセッサ(命令サイクル = 2.5 μsec)と高速乗算器から成り、それぞれ 64 K byte のメモリを持つ。この基本モジュール 256 個とホスト計算機(VAX 11/780)が Conveyer Belt と呼ばれるシフトレジスタ・リンクによって環状に接続されるのである。リンクのスピードは 12.5 MHz、幅は 48 ビット (control: 8, data: 16, source: 12, destination: 12 ビット) である⁴⁶⁾ よりて全システムでの記憶容量は 16 Mbyte、処理速度は 100 MOPS となる。たとえば 512 × 512 画素の画像を処理する場合はそれが各モジュールが 2 ラインの処理を担当するのである。近傍演算の場合は 32 × 32 画像 256 枚に分割する方が能率がよいであろう。アクセスしたいデータが自分のモジュールにない場合は Conveyer Belt を通じてデータを他のモジュールから受け取ることになる。画素毎演算なら話は簡単であるが、近傍演算や幾何学的変換などの処理ではどの程度の効率で動くか、モジュール間のデータのやりとりをどう管理するのか、など解決すべき問題も多い。

ZMOS と比較的似た考え方で構成されているのが京都大学の MACSYM (Micro-processor Asynchronous Complex SYstem)⁴⁷⁾ である。これはマスター・プロセッサ 1 台とスレーブ・プロセッサ 16 台(いずれも Z8001)を非同期共通バスで接続している。各プロセッサのメモリは 1/28 Kbyte である。さらに、バスには可変構造共有メモリ-(8Mビット)が接続されている。

TIP

データマニпуレーターの概念を導入してパワーライン路を可変に




図19. TIP の構成。⁴⁹⁾

し、汎用性を持たせたのが TIP (Template-controlled Image Processor; 日電)^{49,50)} である。パワーライン処理が行なわれるごとに同時に、複数演算モジュールの並列動作によって処理の高速化が行なわれる。図19 に構成を示す。処理データは 単方向性リンクバスを経由しながら各モジュールで流れ作業的に処理を受ける。

Addressor Unit は主にメモリからのデータ読み出し、メモリへのデータの書き込みを行なう。Operational Unit は浮動小数点演算によるデータ処理を行なう。Control Unit はホスト計算機とのデータ授受、パワーライン路の初期設定などを担当する。

リンクバス上を移動するデータは 42 ビットであり、CMF(初期設定フラグ)=1 ビット、MSF(モジュール選択フラグ)=10 ビット、ID(データ名)=5 ビット、ERR(エラーステータス)=2 ビット、DAT(データ値)=24 ビット、から構成される。画像処理動作中のデータの行き先は MSF で決定される。各モジュールは異なる ID を持つデータに異なる処理を与えることができるよう ID ごとの初期設定値を保存し、ID ごとにデータ駆動制御を行なう。行き先モジュールに到着したデータは ID 別に処理を受け、その処理結果 (ERR, DAT) は ID 別に保存されている新しい MSF, ID と共にリンクバスへ送出されるのである。このようにテレフレート(各モジュールで、各 ID に対して必要な制御情報)によって各モジュールがリンクされ、リンクバスを転送路としたパワーライン路が形成されるのである。

テレフレートを各モジュールに割りきるため閑歛型のアセソブル言語が開発されている⁵⁰⁾。データフロー・グラフにおけるノードを閑歛に、枝を変数に割り当てれば"よい。たとえば、図20 のような FFT 处理を

プロセスリンクしたのが

図21 である。

TIP の速度の目標値は、パワーラインサイクル 100 ns(乗算器は 150 ns)、リンクバスの転送速度 50 ns で、FFT を 16 MFLOPS で実行する。ただし実際にバスビジーなどの現象によりやや速度は落ちるようである。図19 の

Operational Unit を見てもるように各演算モジュールの並べ方はかなり FFT のパフォーマンスに影響しているようと思われる。FFT 以外のオペレーションを実行する際、果たしてこの




図20. FFT のデータフロー・グラフ。⁵⁰⁾

並べ方で良いのかどうか検討の余地がある。応用例としては SAR アクセス処理などが挙げられているが、文献 50) でも最後に触れられていてるように、初期化終了と同時に切り離されてしまう Control Unit を積極的に処理の流れの中に組み込むことによって、単に全画面へ一様な処理だけではなく複雑な処理を高速に行なう可能性も出てくる。今後の研究に期待したい。

4. おわりに

以上、画像処理アロセッサの最近の動向について解説した。フレームメモリー型の実例は割愛したが、最近では画像表示装置でかなり高度な処理能力を持ったものが製品化されており注目に値する。

単純に全画面へ一様な処理を施すアロセッサは今後も着実に進歩するであろう。問題は、現在のところ汎用計算機で実行するしか方法のない高レベルで時間のかかる処理をいかに効率よく計算するかであろう。また、ソフトウェアの問題も忘れてはいけない。のままでは画像処理アロセッサの歴史が画像処理言語から作られてしまう。

| アロセッサ名 | 計算時間 msec | 画像サイズ |
|-----------------------------------|-----------|---------------------------|
| PPP | 262 | 512x512 |
| DIP | 180 | 256x256 |
| PICAP | 14.7 | 64x64 (濃淡4bit) |
| CLIP4 | 20 | 96x96 |
| MPP | 5.4 | 512x512 (128x128) 分割処理 |
| (Smart Sensor) (Test Chip III) | 33.3 | 512x512 |
| (ESL Systolic) (Processor) | 10.6 | 128x128 |
| FLIP | 250 | 512x512 |

表3. 濃淡画像(8bit) 3x3コントリューション計算時間。

[参考文献]

- 木戸出、篠田、"デジタル画像高速処理装置の開発の流れを追う", 日経エレクトロニクス, No.191, pp.110-140, 1979.
- 木戸出、"画像処理ハードウェア," 情報処理, Vol.21, No.6, pp.620-625, June 1980.
- 木戸出、"画像処理ハードウェアの動向," 情報学会, コンピュータビジョン研究会, CV 8-6, September 1980.
- 木戸出他、"並列画像演算装置PPP," 電気ビル, Vol.34, No.6, pp.511-514, 1979.
- 麻田他、"二次元フーリエ変換機能などを持った並列画像処理装置開発," 信学研賞, IE 78-12, May 1978.
- 河原他、"マイクロコンピュータ制御の前処理装置を持つ画像処理システム," 信学全大 954, March 1976.
- 松島他、アレイ方式を用いた映像処理装置の開発," 信学研賞, IE 78-11, May 1978.
- 鈴木他、"顕微鏡画像処理用高速二次元アロセッサ," TV 学会全国大会資料, 14-7, 1980.
- R.P.W.Duin, et al., "The Delft image processing system, design and use," Proc. 5th ICPR, pp.768-774, 1980.
- S.H.Unger, "A computer oriented toward spatial problems," Proc. IRE, vol.46, No.10, pp.1744-1750, 1958.
- B.H.McCormic, "The Illinois pattern recognition computer ILLIAC III," IEEE Trans. Vol. EC12, pp.779-813, 1963.
- W.J.Bouknight, et al., "The ILLIAC IV system," Proc. IEEE, Vol. 60, No.4, pp.369-388, April 1972.
- B.Kruse, "The PICAP picture processing laboratory," Proc. 3rd IJCP, pp.875-881, November 1976.
- J.L.Potter, "The STARAN architecture and its application to image processing and pattern recognition algorithms," Proc. '78 NCC, vol.47, AFIPS, pp.1041-1047, 1978.
- 後藤他、"多層モジュール構成連想アロセッサ DREAM-II のhardt," 信学研賞, EC 79-64, pp.41-50, 1980.
- 市川他、"連想アロセッサ ARS," 信学研賞, EC 77-66, 1977.
- M.J.B.Duff, "CLIP4: a large scale integrated circuit array parallel processor," Proc. 3rd IJCP, pp.728-733, November 1976.
- D.J.Hunt, "The ICL DAP and its application to image processing," in Languages and Architectures for Image Processing, M.J.B.Duff and S.Levialdi, eds, pp.275-282, Academic Press, New York, 1981.
- K.E.Batcher, "Design of a massively parallel processor," IEEE Trans. C-29, No.9, pp.836-840, Sept. 1980.
- A.P.Reeves, "A systematically designed binary array processor," IE Trans. Vol.C-29, No.4, pp.278-287, April 1980.
- A.P.Reeves and R.Rindfuss, "The BASE8 binary array processor," Proc. Pattern Recognition and Image Processing '79, pp.250-255, August 1979.
- 日経エレクトロニクス 1980.12.9, pp.74-80.
- S.R.Sternberg, "Parallel architectures for image processing," in M.Onoe et al (eds), Real-time parallel computing - Image Analysis, pp.347-359, Plenum Press, 1981.

- 24) K. Luetjen, P. Gemmar and H. Ischen, "FLIP: a flexible multiprocessor system for image processing," Proc. 5th ICPR, pp. 326-328, Dec. 1980.
- 25) G.R. Nudd, "Image understanding architectures," Proc. of National Computer Conf., pp. 377-390, 1980.
- 26) G.R. Nudd, et al., "A charge-coupled device image processor for smart sensor applications," SPIE, vol. 155, pp. 15-22, 1978.
- 27) G.R. Nudd, et al., "Charge coupled device technology for smart sensors," Proc. of Image Understanding Workshop, pp. 16-21, May 1978.
- 28) G.R. Nudd, et al., "Implementation of advanced real-time image understanding algorithms," ibid, pp. 151-157, April 1979.
- 29) G.R. Nudd, et al., "Development of custom-designed integrated circuits for image understanding," ibid, pp. 1-9, November 1979.
- 30) S.D. Frouse, et al., "Application of LSI and VLSI to image understanding architectures," ibid, pp. 190-194, April 1980.
- 31) T.J. Willett and N. Bluzer, "CCD implementation of an image segmentation algorithm," ibid, pp. 9-11, October 1977.
- 32) N. Bluzer, et al., "A CCD histogram Sorter: feasibility chip," ibid, pp. 7-8, October 1977.
- 33) T.J. Willett, et al., "Relaxation, systolic arrays and universal arrays," ibid, pp. 169-170, April 1979.
- 34) W.L. Eversole, et al., "Investigation of VLSI technologies for image processing," ibid, pp. 159-163, April 1979.
- 35) W.L. Eversole, et al., "Investigation of VLSI technologies for image processing," ibid, pp. 10-14, November 1979.
- 36) H.T. Kung and C.E. Leiserson, "Systolic arrays for (VLSI)," TR. CMU-CS-79-103, CMU, Department of Computer Science, April 1978.
- 37) H.T. Kung, "Let's design algorithms for VLSI systems," ibid, TR. CMU-CS-79-151, January 1979.
- 38) C. ミード, L. コンウェル共著, 萩野卓雄, 横山裕之監訳, "超LSIシステム入門," 培風館, pp. 299-318, 1981.
- 39) H.T. Kung, et al., "A two-level pipelined systolic array for convolutions," in H.T. Kung, et al. (eds), VLSI Systems and computations, pp. 255-264, Computer Science Press, 1981.
- 40) H.T. Kung, "Special purpose devices for signal and image processing: an opportunity in VLSI," TR. CMU-CS-80-132, CMU, Department of Computer Science, July 1980.
- 41) D.W.L. Yen and A.V. Kulkarni, "The ESL systolic processor for signal and image processing," Proc. Computer Architectures for Pattern Analysis and Image Database Management, pp. 265-272, November 1981.
- 42) H.T. Kung, "Why systolic architectures?", IEEE Computer, Vol. 15, No. 1, pp. 37-46, January 1982.
- 43) H.J. Siegel, "PASM: a reconfigurable multi-microcomputer system for image processing," in Languages and Architectures for Image Processing, M.J.B. Duff and S. Levialdi (eds.), pp. 257-265, Academic Press, New York, 1981.
- 44) F. Briggs, et al., "PM⁴—a reconfigurable multi-processor system for pattern recognition and image processing," AFIPS Conf. Proc. vol. 48, NCC, pp. 127-137, 1979.
- 45) C. Rieger, "ZMOB: a mob of 256 cooperative Z80A-based microcomputers," Proc. Image Understanding Workshop, pp. 25-30, Nov. 1979.
- 46) C. Rieger, "ZMOB: hardware from a user's viewpoint," Proc. Pattern Recognition and Image Processing, pp. 399-407, August 1981.
- 47) 坂井, 稲垣, 加藤, "ファクシミリ端末をもつパターン理解並列処理装置," 信学研資, PRL 80-98, 1980.
- 48) 佐藤, 松浦, 小川, 飯島, "パターン情報処理用マルチマイクロプロセッサシステム PX-1," 信学論(3), vol. J 64-D, No. 11, pp. 1021-1028, November 1981.
- 49) 天満, 溝口, 花木, "画像処理プロセッサ TIP の構成とシミュレーション評価," 信学研資 IE 81-6, April 1981.
- 50) 天満, 溝口, 花木, "データ駆動型プロセッサ TIP-1 での画像処理プロセッサー," 信学研資 PRL 81-62, December 1981.
- 51) G.R. Allen, et al., "SPARC—symbolic processing algorithm research computer," Proc. Image Understanding Workshop, pp. 182-190, November 1978.