

**解 説****6. 命令セットアーキテクチャの具体例****6.3 ミニコン・ワークステーション HPPA<sup>†</sup>**高 橋 伸 明<sup>††</sup>**1. HPPA 命令セットアーキテクチャの設計方針**

HP プレシジョン・アーキテクチャ（以下 HPPA と略す）は、縮小命令セット・コンピュータ（RISC）アーキテクチャの一例として紹介されてきた。事実このアーキテクチャの実行モデルは RISC ベースであり、単一サイクル処理、レジスタ中心処理、LOAD/STORE（ロード/ストア）設計といった特徴がある。

一般的に RISC マシンは、命令セット中の命令数を減らしインプリメンテーションの簡略化や実行時間の改善を目指しているものといえる。しかし、HP コンピュータの新世代アーキテクチャとなる HPPA を設計するにあたっては、まずさまざまな処理環境（データベース・アクセス中心の処理環境、高速技術演算が主となる処理環境、リアルタイム処理環境、ネットワーク処理環境、プログラム開発環境、AI 環境など）を決め、次にここで必要とされるイントリニシック機能を決めていた。そして、このイントリニシック群を効率良くサポートすることを目的として HPPA アーキテクチャが設計された。実際に、これまでに開発され使用されているいくつものアーキテクチャ上で、処理環境ごとに命令の使用頻度・実行時間占有率を調査・解析し、HPPA 命令セット決定の基礎としている。ここでは命令の数を最小化することよりも、使用頻度の高い命令を効率良く実行することに重点が置かれ、これまでよりもシンプルなハードウェア上で、かつ、単一サイクルで処理される命令を選択することが重要と判断された。

このアーキテクチャは、十分に検討・吟味された命令群をもつことにより、使用目的やシステム規模、パフォーマンス・クラスが異なる製品群をカバーすること

とも目指している。汎用コンピュータ・クラスのビジネス・システムやスーパー・ミニコン、エンジニアリング・ワークステーション（EWS）、そして、デスクトップの単一ユーザ向け製品までが HPPA により商品化され、アーキテクチャは統一されることになる。

以下に、RISC をベースとして開発された HPPA の特徴をまとめた。

**2. 命令の機能と形式**

HPPA に定義されている 140 種類の命令セットを表-1 に示す。命令セットは、大きく分けて次の 7 種類の命令群からなる。

- ① メモリ参照命令（24 個）
- ② 条件分岐命令（12 個）
- ③ 無条件分岐命令（6 個）
- ④ 算術・論理演算命令（54 個）
- ⑤ システム制御命令（31 個）
- ⑥ SFU\* オペレーション命令（4 個）
- ⑦ COP\*\* 用命令（9 個）

**2.1 命令形式とアドレッシング**

HPPA では、図-1 のように、すべての命令がメモリの 1 語に相当する 32 ビットの固定長となっている。この中でも時間にクリティカルな機能は特定フィールド（位置）に配置されており、最少の負荷もしくはまったくデコードの負荷なしで処理が行える。すべての命令はワード単位で作られており、命令がページ境界をまたぐことはない。

二つある汎用レジスタのソース・オペランドのアドレスは特定フィールド（ビット 6 から 10 とビット 11 から 15）に配置されており、レジスタを命令のデコード段階もしくはそれ以前に読むことができる。汎用レジスタのオペランドではなく即値（イミーディエクト）オペランドが必要な場合には、ALU もしくは

<sup>†</sup> An Example of Instruction Set Processor Architecture HPPA  
by Nobuaki TAKAHASHI (Product Manager Business Systems  
Sector Marketing Y·H·P).

<sup>††</sup> 横河・ヒューレット・パッカード(株) BSS マーケティング部

\* 特殊機能ユニット

\*\* 補助プロセッサ

表-1 HPPA の命令セット

| 命 令 セ ッ ト      | 算術/論理演算命令   | シス テム制御命令  |
|----------------|---|--|
| <b>メモリ参照命令</b> | Add<br>Add Immediate<br>Add Immediate Left<br>Load Immediate Left<br>Add Logical<br>Add and Trap on Overflow<br>Shift One and Add<br>Shift Two and Add<br>Shift Three and Add<br>Shift One and Add Logical<br>Shift Three and Add Logical<br>Shift One, Add, and Trap on Overflow<br>Shift Two, Add, and Trap on Overflow<br>Shift Three, Add, and Trap on Overflow<br>Add with Carry<br>Add with Carry and Trap on Overflow<br>Subtract<br>Subtract from Immediate<br>Subtract and Trap on Overflow<br>Subtract Immediate and Trap on Overflow<br>Subtract with Borrow<br>Subtract with Borrow and Trap on Overflow<br>Subtract and Trap on Condition<br>Subtract and Trap on Condition or Overflow<br>Divide Step<br>Compare and Clear<br>Inclusive OR<br>Exclusive OR<br>AND<br>AND Complement<br>Unit XOR<br>Unit Add Complement<br>Unit Add Complement and Trap on Condition<br>Decimal Correct<br>Intermediate Decimal Correct<br>Add Immediate and Trap on Overflow<br>Add Immediate and Trap on Condition<br>Add Immediate, Trap on Condition or Overflow<br>Compare Immediate and Clear<br>Variable Shift Double<br>Shift Double<br>Variable Extract Signed<br>Variable Extract Unsigned<br>Extract Signed<br>Extract Unsigned<br>Variable Deposit<br>Variable Deposit Immediate<br>Deposit<br>Deposit Immediate<br>Zero and Variable Deposit<br>Zero and Variable Deposit Immediate<br>Zero and Deposit<br>Zero and Deposit Immediate | Break<br>Return From Interrupt<br>Set System Mask<br>Reset System Mask<br>Load Space ID<br>Move to Space Register<br>Move to Control Register<br>Move from Space Register<br>Move from Control Register<br>Move to System Mask<br>Synchronize Caches<br>Probe Read Access<br>Probe Read Access Immediate<br>Probe Write Access<br>Probe Write Access Immediate<br>Load Physical Address<br>Load Hash Address<br>Purge Instruction TLB<br>Purge Instruction TLB Entry<br>Purge Data TLB<br>Purge Data TLB Entry<br>Insert Data TLB Address<br>Insert Data TLB Protection<br>Insert Instruction TLB Address<br>Insert Instruction TLB Protection<br>Purge Data Cache<br>Flush Data Cache<br>Flush Instruction Cache<br>Flush Data Cache Entry<br>Flush Instruction Cache Entry<br>Diagnose |
| <b>無条件分岐</b>   | Branch and Link<br>Gateway<br>Branch and Link Register<br>Branch Vectored<br>Branch External<br>Branch and Link External  | 特殊機能ユニット用オペレーション<br>Special Operation Zero<br>Special Operation One<br>Special Operation Two<br>Special Operation Three  |
| <b>条件分岐</b>    | Move and Branch<br>Move Immediate and Branch<br>Compare and Branch if True<br>Compare and Branch if False<br>Compare Immediate and Branch if True<br>Compare Immediate and Branch if False<br>Add and Branch if True<br>Add and Branch if False<br>Add Immediate and Branch if True<br>Add Immediate and Branch if False<br>Branch on Variable Bit<br>Branch on Bit   | 補助プロセッサ用カード/ストア命令<br>Coprocessor Load Word Short<br>Coprocessor Load Word Indexed<br>Coprocessor Load Doubleword Short<br>Coprocessor Load Doubleword Indexed<br>Coprocessor Store Word<br>Coprocessor Store Indexed<br>Coprocessor Store Doubleword<br>Coprocessor Store Doubleword Indexed<br>Coprocessor Operation*   |
|                |   | * 浮動小数点演算を含む   |

SMU (シフト・マージ・ユニット) の前でマルチブレクサにより、その選択が行われる。また、3レジスタ命令では、3番目のレジスタ指定は命令の最終5ビット(ビット27から31)に配置されるが、ソース・オペランドとなるレジスタは必ず最初の2レジスタ・フィールドを使用することになっている。データ変換およびデータ移動オペレーションのターゲット・レジスタは、三つのどの位置にも配置できる。これは、結果の書き込みがオペランドの読み取り後に発生するものであり、ターゲット・レジスタのアドレス・デコードが時間にクリティカルではないためである。

空間レジスタも特定フィールドに配置される。これは、仮想記憶アドレスとしてオペランドが使われるからである。

## 2.2 基本データ形式

基本データ形式は、ビット、バイト、整数、浮動小数点数、10進数である。ビットを直接アドレスすることは許していないが、汎用レジスタ内の個々のビットやビット・フィールドの操作、テストがサポートされている。整数は8、16、32ビット長で、符号付き整数は2の補数として表される。浮動小数点数は、単精度(32ビット)、倍精度(64ビット)、4倍精度(128ビ

| OPCODE | r              | r         | s         | i  |        |            |     | 1 | 2 | 3 |           |  |  |  |  |
|--------|----------------|-----------|-----------|----|--------|------------|-----|---|---|---|-----------|--|--|--|--|
| OPCODE | r              | r/1       | sax       | 0  | e      | m          | r/1 |   |   |   | LD/ST L   |  |  |  |  |
| OPCODE | r              | r/1       | sax       | 0  | ecopm  | copr       |     |   |   |   | LD/ST S/X |  |  |  |  |
| OPCODE | r              |           |           | i  |        |            |     |   |   |   | COP LD/ST |  |  |  |  |
| OPCODE | r              | r/1       | c/<br>s/e |    | i/0    | n/1        |     |   |   |   | Long IMM  |  |  |  |  |
| OPCODE | r              | r         | c         | f  | e      |            | r   |   |   |   | BR        |  |  |  |  |
| OPCODE | r              | r         | c         | fe |        | i          |     |   |   |   | ALU 3R    |  |  |  |  |
| OPCODE | r              | r/1       | c         | e  | iptr/0 | r/<br>ilen |     |   |   |   | ALU RI    |  |  |  |  |
| OPCODE | r/cr/r/1/<br>0 | r/1/<br>0 | s/<br>0   | e  | m      | r/0        |     |   |   |   | ALU F     |  |  |  |  |
| OPCODE |                |           | u         |    |        |            |     |   |   |   | SYS       |  |  |  |  |
| OPCODE | r/u            | r/u       | u         | e  | sfu    | u          |     |   |   |   | DIAG      |  |  |  |  |
| OPCODE |                |           | u         |    | copr   | u          |     |   |   |   | SFU       |  |  |  |  |
| OPCODE |                |           |           |    |        |            |     |   |   |   | COPR      |  |  |  |  |

## フィールド名として使われている略号の説明

|   |                   |      |              |
|---|-------------------|------|--------------|
| r | 汎用レジスタ指定          | f    | 条件否定指定       |
| s | 空間レジスタ指定          | iptr | 即値ポインタ       |
| i | 即値（イミーディエット）*     | ilen | 即値長          |
| a | 修飾前/後指定           | cr   | 制御レジスタ       |
| x | インデックス・レジスタ指定     | 0    | 未使用（0にセット）   |
| e | subop (拡張 opcode) | u    | 未定義          |
| m | 修飾指定              | sfu  | SFU 指定       |
| n | 無効化指定             | cop  | コ・プロセッサ指定    |
| c | 条件指定              | copr | コ・プロセッサ・レジスタ |

\* ディスプレイスメントもしくはオフセットも可

図-1 HPPA の命令形式

ット) 2進形式がソフトウェアもしくは特殊ハードウェア（オプション、モデルによる）によりサポートされる。この浮動小数点数表現は ANSI/IEEE 754-1985 標準に準拠したものである。パック型およびアンパック型十進数は 7, 15, 23, 31 の BCD 数を表す。

## 2.3 アドレッシング

HPPA はメモリをバイト・アドレスでアクセスするが、単語長、一語、二語単位でアドレスすることも許されている。アドレスは物理または仮想アドレスのどちらかであり、ロード/ストア命令はどれも、物理モードまたは仮想モードを使用できる。また、仮想モードは、プロセッサのステータス・ワード中にある二つのフラグにより命令フェッチとデータ・アクセスとで別々に使用可能となる。物理メモリのポインタは 32 ビット長の符号なし整数であり、オペランドの第一バイトのアドレス値をもつ。

仮想記憶はグローバルに定義されており、同一アドレスを異なるプロセスの異なるオブジェクトに使うことは許していない。仮想記憶は  $2^{32}$  バイトのアドレス空間群から構成されている。空間数はインプリメン

テーションのレベルにより異なるが、現在リリースされている製品では  $2^{32}$  となっている。この仮想アドレスは 32 ビットの空間識別子と 32 ビットの空間内オフセットの結合で表される。

命令アドレスは、命令フェッチ時および命令キャッシュ・フラッシュ、命令 TLB の各命令、そして分岐ターゲット演算で計算される。空間レジスタを参照する命令の場合には、命令フォーマットの中の 3 ビット長 S フィールドを使い、8 個ある空間レジスタの一つを特定している。

データ・アドレスは、ロード、ストア、セマフォ、プローブ、データ・キャッシング、それにデータ TLB の各命令で計算される。

## 2.4 即 値

このアーキテクチャはレジスタをベースとしているが、32 個の汎用レジスタのほかに、特に命令レジスタをオペランドのソースとして多用している。HPPA の命令の多くは 32 ビットの固定長フォーマットの中に即値フィールドをもっているが、このことは、定数は各命令中に即値として保有できる可能性が高いこと

を意味している。命令の種類により異なった長さの即値がきても、その符号ビットは常に同じ位置に置かれている。この即値オペランドは、汎用レジスタにロードする必要がないため主記憶のアクセスと汎用レジスタの使用をセーブすることができる特徴となる。

命令中フィールドの最長即値がほとんどの定数を表現できたとしても、32ビット長の即値を扱えるようにしておく必要がある。HPPAでは、これを命令をペアにする方法で実現している。まず、長即値命令により、即値の最上位21ビットを汎用レジスタにロードもしくは加算する。これに続く次の命令は、このレジスタをベース・レジスタとして残りの下位ビットを埋め32ビット即値を完成させる。こうすることにより、汎用レジスタに32ビット定数を使うことができ、フル32ビット長のディスプレイスメントをロード・ストア命令は行えることになる。

### 3. HPPA 命令の実現技術

プロセッサ・モジュールは図-2のようになっているが、プロセッサは高速キャッシュ・システムで密に結ばれた「命令フェッチ・ユニット」と「実行ユニット」から構成されている。キャッシュはオプションとされているが、おそらくほとんどのプロセッサは標準装備することになると思われる。また、TLB（トランザクション・ルックアサイド・バッファ）と呼ばれるハードウェアによるアドレス変換テーブルや浮動小数点演算などの特定機能を高速で実行するためのアシスト・ハードウェアを装備する機種も多い。実行ユニットはローカル・レジスタのデータ変換を行い、キャッシュや主記憶が参照するアドレスを生成する。

フェッチ・ユニットは、命令アドレスの計算、命令

のフェッチ、デコードを行い、実行ユニットに情報を送り出している。このフェッチ・ユニットは、固定長命令によるデコードおよび次命令アドレス演算の簡略化という、RISCをベースとしたHPPA命令セットの利点をおおいに活用している。

#### 3.1 結合命令

命令セットは基本的に3種類のオペレーション（データ変換、データ移動、コントロール）に分類されるが、HPPAではほとんどの命令が1サイクルで2種類のオペレーションを実行できる結合命令（Combined Instruction）として設計されている。データ変換とコントロール・オペレーションの組合せで例をあげると、これには二つのタイプがある。

特定のコントロールを備え一般的な変換動作を行う命令と、この逆の組合せの命令になるが、最初の例がADD命令であり、条件により次命令をスキップする。

LOADとSTORE命令は変換動作（アドレス生成と修飾をともなう）とデータ移動（汎用レジスタと主記憶間）を組み合わせている。HPPAの結合命令では、その変換部分も図-3のような単純な実行エンジンで処理できるため、実行エンジンを効率良く使用できる。

#### 3.2 アシスト命令

このアーキテクチャでは、「アシスト命令」により命令セットの拡張を可能にしている。アシスト命令とは、プロセッサもしくは主記憶とアシスト・ハードウェア間で決められるデータ移動機能をもつ命令であるが、データ変換機能は特定されていない。アシスト命令を指定することにより拡張命令を定義すると、データ変換はアシスト・ハードウェア上で実行される。アシスト・ハードウェアは、アシスト・命令群を高速処




図-2 HPPA のプロセッサ・モジュール




図-3 HPPA の実行データ経路

理するためのオプションのハードウェアである。これが実装されていない場合には、ソフトウェアでのエミュレーションが行われる。

アシスト・ハードウェアは、SFU(特殊機能ユニット)と補助プロセッサに大別される。SFUは、汎用レジスタをオペレーションのソースおよびターゲットとして使い、基本プロセッサやレジスタ・バスと密接な関係を維持する。一方、補助プロセッサの場合は、主記憶または補助プロセッサ独自のレジスタをオペレーションのオペランドやターゲットとして使用する。汎用レジスタで直接扱うには大きな値を操作するのに適しているのが補助プロセッサである。この適応例が、浮動小数点コ・プロセッサ用の命令である。

### 3.3 無効化 (NULLIFICATION)

HPPA では直後の命令の「無効化」と呼ばれる特徴がある。命令が無効化されると NOP (no-operation) として実行され、その命令は存在しなかったかのように扱われる。つまり、命令の無効化があったとしても、アーキテクチャ上では、汎用レジスタにも、主記憶にも、制御レジスタ、空間レジスタにも影響を与えないことになる。また、この無効化によりトランプを起こすこともないし、以下に続く命令を無効化することもない。分岐命令とデータ変換命令のすべては、次に実行する命令を無効化することができるようになっている。

分岐命令の場合は 1 ビットの無効化フィールドをもっている。無条件分岐ならば「常時無効化」か「無効化禁止」を、条件付分岐ならば遅延命令実行の「条件付無効化」か「無効化禁止」を、このビットにより指定する。無効化禁止の設定は、分岐命令の有無にかかわらず遅延命令が常時実行される状態になるときに行われる。以下に ALU 命令での無効化の例を示す。

高級言語で  $\text{if } (a < b) \text{ then } b = b + 1$  と表現される場合、HPPA のアセンブリ言語では次のようになる。

SUB,  $>= a, b, r0$ ; 汎用レジスタ  $a$  の値から汎用レジスタ  $b$  の値を引き、結果は捨てる（常に値 0 のレジスターに書き込む）。そして、レ

ジスタ  $a$  の値  $>=$  レジスタ  $b$  の値ならば次にくる命令を「無効化」する。

ADDI 1,  $b, b$ ; 汎用レジスタ  $b$  に即値 1 を加え、結果を汎用レジスタ  $b$  に書き換える。

### 3.4 ミリコード

HPPA 上で使用するコンパイラと関連するが、コード・サイズをコンパクトに保つため、繰り返し使用されるような機能は特殊な共有可能な形式のライブラリ・ルーチンとして登録されている。このライブラリ・ルーチンはミリ・コードと名付けられており、ちょうどプロシージャと同じような一連の命令のパッケージとなっている。ミリ・コードはコールされて使われるが、状態の保存などの情報の受渡しは原則的に行われない。このライブラリはシステム上に唯一のコピーしかなく、全プロセスが共有できるものである。たとえば、「22 バイト分の空白を埋める」という場合には、一語に及ぶ空白の操作と（一語の中の）部分的な空白の操作との二種類に大別される。すなわち、5 語の空白操作と 2 バイトの空白操作になるが、5 語の空白操作は繰り返し使用されるステップであり、これがミリ・コードで実行される。こうすることにより、この操作を行う先頭アドレスをロードする、（空白を埋める）文字のロード、ミリ・コードへの分岐、ミリ・コードからの復帰という 4 ステップのみがオーバヘッドとなるだけで済ませることが可能となる。

### 4. む す び

パイプライン処理などの他の関連技術については、ここでは説明を省く。他の HPPA に関する文献・資料を参考としていただきたい。また、現在までに製品化されている HPPA プロセッサ (HP 9000 シリーズ 800 モデル 855/850/840/835/825, HP 3000 シリーズ 955/950/940/935/925 など) の個々のインプリメンテーション・レベルなどに関しては、それぞれの資料を参照していただきたい。

(昭和 63 年 7 月 27 日受付)