

解 説



3. ハードウェアから見た命令セットアーキテクチャ

3.3 マイクロプロセッサの命令 セットアーキテクチャ†

矢 野 陽 一†

1. はじめに

マイクロプロセッサ(MPU)の命令セットは、設計時に使用できるハードウェア技術に大きく影響されてきた。半導体技術の進歩は非常に急激である。世界最初の MPU が発表された 1971 年当時は 1 チップに 2300 ドラムジスタ程度しか搭載することができなかつたが、1981 年には約 10 万トランジスタ、そして 1991 年には 100 万トランジスタを 1 チップ化できそうである。これは、約 35%/年の集積度の向上である。別の表現をするならば、2 年ほど待てば 2 倍の素子を使用できる環境になることになる。したがって、命令セットの新陳代謝も激しく、ちょうど 1950 年代のように新規アーキテクチャが続々と発表されている。

一方、MPU の登場によりパーソナルコンピュータ(PC) が出現し年間 100 万台規模の生産が行われるようになつた今、ソフトウェア互換性の要求も厳しい。応用プログラムの量が膨大であり多大な投資が行われている。それらのソフトウェアを守るために命令セットは簡単に変更できなくなっている。たとえば、8 ビット PC の分野では i8080 と Z80、16 ビット PC 分野では i8086 と i80286 とほぼ標準の命令セットが決まつてしまつたため、この分野では新規アーキテクチャの出現はほとんどありえない。32 ビット PC の分野も i80386 が大きく伸びてきているのが現状である。命令セットの停滞はアーキテクチャの冒險をなくすため、この分野では革新はあまりみられない。

しかし、ワークステーションの分野はまだ流動的な状態にあり、続々と新しい命令セットが発表され活気を呈している。たとえば RISC (Reduced Instruction Set Computer) であり、1986 年以降は毎年のように

新規アーキテクチャが発表され互いにしのぎを削っている。この分野では、高級言語によるアプリケーション記述、Unix オペレーティングシステムの採用、機械独立なソフトウェア開発手法、などが普及しているため、命令セットの変更が大きなインパクトを与えない。より良いコストパフォーマンスをもつものが市場をとることができると競争原理が働いているため、研究開発に拍車をかけている。

忘れてはならないのが、シングルチップ MPU と周辺制御 MPU の分野である。命令セットで自由な設計ができる分野はこの二つである。シングルチップ MPU は、いわゆる MPU の中で最大の出荷量を占める。1 チップに各種の周辺機能を搭載し、プログラムおよびデータをオンチップの ROM/RAM に格納する「クローズドシステム」になっている。一方、周辺制御 MPU は、グラフィックス、通信制御、ディスクの制御、信号処理、音声認識、イメージ処理、など多岐にわたっている。それぞれの分野での処理の特色にあったアーキテクチャをとることができる「専用品」となっている。

本稿では、これらの MPU の命令セットアーキテクチャの特徴を解説することにする。2. は歴史的 MPU の命令セットの特徴、3. はシングルチップ MPU の命令セット、4. は周辺制御 MPU の命令セットの特徴を信号処理プロセッサとグラフィックスプロセッサに関連して説明する。5. は CISC・MPU の特徴、6. は RISC・MPU の特徴をそれぞれ説明する。7. は MOS 技術以外の高速素子技術を使用した MPU の例を紹介する。最後に以上の命令セットを簡単にまとめることにする。

2. 歴史的マイクロプロセッサ

MPU の草分けは、1971 年に米国インテル社が発表した i4004[†] である。i4004 は、2300 素子、動作周波数

† Instruction Set Processor Architectures of Microprocessors by Yoichi YANO (Microcomputer Division, NEC Corporation).

†† 日本電気(株)マイクロコンピュータ事業部

0.74 MHz, という小さなものであった。その後, i 8008 (1972), i 8080 (1974), MC 6800 (1974), i 8085 (1976), Z 80 (1976) と MPU は発展していった²⁾わけである*。

この間の発展を要約するならば、電卓の制御チップから、まがりなりにも 1 チップでコンピュータとしての機能が実現できる MPU への進化ということができた。

たとえば

- ポーリングから割込みへ
- オンチップスタックからメモリ内スタックへ
- 手続呼出し命令の提供
- アキュムレータから汎用レジスタへ
- ワードマシンからバイトマシンへ
- アドレス空間の 64 KB への拡張

という概念がシリコンの中に実現されていったわけである¹⁾。

このうち, i 8080 はその後の PC の出現の引金となつた 8 ビット MPU である。現在でも幅広い分野で使用されているが、その命令セットの特徴を簡単にまとめると

- 8 ビット演算が主である。加算/減算、論理演算、比較、などの命令をもつが、乗算/減算命令はない。
- 7 本の 8 ビットレジスタをもち、そのうち BC, DE, HL は 3 本の 16 ビットレジスタとして使用でき、メモリアクセスは HL レジスタの指すアドレスからのみロードできる。
- 非常に簡単である。

3. シングルチップ MPU

上記の MPU は、MPU チップ以外に、メモリとして ROM/RAM が外部に必要であった。しかしキャッシュレジスタや電卓に応用するときには部品点数を減らし低消費電力化に図らなければならない。そこですべてを 1 チップに収めたシングルチップ MPU (SMC と略す) が必要とされた。

テキサス・インストゥルメント社が 1974 年に開発した TMS 1000³⁾ は、最初の 4 ビット SMC である。1 KB ROM と 32 B RAM を内蔵し、それに 4 ビット演算器が付加されたものである。演算は 4 ビット BCD をサポートしており、電卓に専用化されていた。

TMS 1000 で特記されるべきことは、カスタム化ができるように 2 種類の小 PLA を内蔵していたことで

* 文献²⁾ はこの間の事情をビビッドに描寫している。

ある。第 1 の PLA は出力を変換するためのもので 7 セグメント LED の任意のパターンを表示できるようにするためであった。第 2 の PLA は命令セットを可変にするためのもので、1 K ステップという短い ROM 領域にプログラムを詰め込むためのものであった。したがって、命令セットは固定されていない。

その後、8 ビット SMC として、ジェネラルインストゥルメント社の PIC 1650 ファミリ^{3a)} とインテル社の i 8048^{3b)} として 1976 年に導入された。応用分野も電卓から広がり、制御分野、キャッシングレジスタ、エンジン制御、などに使用されていくことになる。

現在では、4 ビット SMC は MPU の全出荷量の約半分を占める (1985 年、全世界、数量ベース) までに至っており、民生機器 (例、VTR)、車載用途 (例、ダッシュボード表示制御)、通信用途 (例、ボタン電話)、などに幅広く応用されている。

最近の例として日本電気の μ PD 75000 シリーズを例にあげると、μ PD 75108 A は 8 KBROM と 256 BRAM をメモリ資源としてオンチップに搭載し、インターバル・タイマ、タイマ・カウンタ、シリアル出入力インターフェース、割込み制御、入出力ポート、クロック、を周辺機能としてもつ。

命令セットの特徴は、たいていの命令が 1 バイトで済むようにエンコードされていることや、レジスタ・バンクを複数個もつこと、そして内蔵 RAM にレジスタ・セットをマッピングしてあり、データ領域としても使用できるようにしていること、などである。

4. 専用プロセッサ

今まで述べたプロセッサは、すべて汎用として設計されたものである。これに対し、ある特定用途にのみ限定した MPU (コントローラと呼ぶことが多い) が 1970 年代後半から現れるようになってきた。

専用プロセッサをプログラミングの面からみると、3 種類の方式がある。

- I/O 型: CPU がコントローラの I/O ポートに書き込むことで処理を指定する

- I/O チャネル型: あらかじめメモリに実行すべきコマンドを書いたブロックを用意し、そこへのポインタをコントローラに渡し処理を始めさせる

- プロセッサ型: メモリにプログラムを用意し処理を指定する

このうち、「I/O 型」と「I/O チャネル型」では、コマンドセットを命令セットと呼ぶこともできるが、ブ

ログラミングの自由度が高くないために本稿からは除外し、後者の「プロセッサ型」についてのみ説明することにする。

このタイプのプロセッサは、メモリにあるプログラムを実行することから汎用 MPU と同様の動きをするが、

- 特定用途向けの命令が用意されている
- 汎用プロセッサなどのシステム制御の機能はないという特徴がある。

4.1 信号処理プロセッサ

信号処理プロセッサは、主な応用分野としてデジタル・フィルタ、高速フーリエ変換などのデジタル信号処理を念頭に置いている³⁶⁾。デジタル信号処理では convolution (畳み込み演算)

$$y_n = \sum k_i x_{n-i}$$

を行うことが主である。これを高速化するために、信号処理プロセッサは、乗算器の内蔵、加算と乗算の並列動作、定数 ROM メモリの内蔵、というプロセッサ構成をもつのが一般である³⁶⁾。

この分野の先駆者はインテル i2920 (1979)³⁷⁾ であったが、乗算器ではなくパレル・シフタのみを内蔵していたために高速化に対するメリットはそれほどなかった。その後、日本電気より発表された μ PD 7720³⁸⁾ は上記の条件を満たす世界最初の信号処理プロセッサとなった。

μ PD 7720 の命令セットの特徴は

- 命令は 23 ビット固定長で 1 クロックで実行する
- 内部は 16 ビット幅構成である
- 命令は内蔵 ROM にのみ格納される
- レジスタは汎用ではない；ALU ポート、テンポラリ・レジスタに加え、乗算器ポート、シリアル I/O ポート、パラレル I/O ポート、そしてオンチップの ROM/RAM へのポインタ・レジスタ、からなる専用レジスタの集まりである。

• 命令機能は、転送、基本 ALU 演算、乗算器を使用する乗算、条件分岐（絶対アドレス分岐）、手続呼び出し/復帰（オンチップ・スタックのレベルは 4 レベルまで）、割込みからの復帰、からなるシンプルなセットである。

• ALU と乗算器が並行動作ができるために multiply/accumulate が 1 クロックでき、convolution を高速化できる。

となっている。したがって汎用 MPU 的な命令セットではなく、マイクロプログラマブル・マシン的な命

令セットである。

この次の世代の信号処理プロセッサの代表的なものに、米国 TI 社の TMS 32010 ファミリ³⁹⁾と日本電気の μ PD 77230⁴⁰⁾ がある。

4.2 グラフィックスプロセッサ

グラフィックスプロセッサは、CRT への表示機能と、ビットマップに特定の図形（たとえば直線）を描画する機能の二つを合わせもつ MPU である。

日本電気 μ PD 7220⁴¹⁾ は、この二つの機能を 1 チップに集積化したはじめての MPU であった。この MPU はコマンドを与えることにより処理を開始する I/O 型である。

最近は汎用プロセッサ然とした機能をもつグラフィックス MPU があらわれてきた。代表的な例がテキサスインスツルメンツ社の TMS 34010 (1986)⁴²⁾ である。TMS 34010 は RISC 型命令セットにグラフィックス描画命令を追加した命令セットをもち、表示コントローラも内蔵している。提供されている描画プリミティブは、直線描画と矩形コピー (bitblt 機能) のみである。この点では、直線、円、橢円、文字、3 角形、台形などの豊富な描画機能をもつコントローラのほうが機能は高い。しかし TMS 34010 はそれらの描画機能のプログラマビリティが高いことを特徴としている。TMS 34010 の命令セットの特徴は、

- ビットアドレッシングを採用している。
- グラフィックス関連命令、たとえば X-Y アドレスからメモリアドレスへの変換命令をもつ。
- 描画機能として、bitblt 機能および関連するクリッピングの機能をもつ。

である。

5. マイクロプロセッサ

CISC (Complex Instruction Set Computer) と RISC (Reduced Instruction Set Computer) の分類ができるのは 32 ビット MPU 以降のことであろう。したがって、汎用 MPU はほとんどすべてが CISC である。

この分野の代表例は、

- i80×86 ファミリ（インテル社）
- MC 680×0 ファミリ（モトローラ社）
- NS 32×32 ファミリ（ナショナルセミコンダクター社）

などがあり、国内では

- V 60/V 70 ファミリ（日本電気）

- TRON チップ・ファミリ

などがある。

インテル系^{11,12)}は旧型品種からのソフトウェア互換性/移行性を重視したため、非常に複雑なアーキテクチャをもつ。i8086¹³⁾ではi8080からの移行を考え、レジスタセット、命令機能をi8080と似たものにしている。アドレス空間の拡張は4個のセグメントレジスタを導入することで総計1MBまでサポートできるようになった。その後i80286²⁶⁾ではセグメンテーションの本格的導入でアドレス空間を1GBまで拡張し、i80386²⁷⁾では32ビット・モードの導入と32ビット長セグメントにより4GBを境界なしにアクセスできるようになった。このように発展はあるもののアーキテクチャにはあまりみるべきところはない。汎用でないレジスタ・セット、少ないレジスタ本数、セグメンテーションによるアドレス空間の分割、など、プログラミングが容易でないからである。

これに対し、他のCISC・MPUはDEC社のPDP-11/VAX-11のミニコンピュータ¹¹⁾からの影響を色濃く受けている。

MC 680×0^{14),28)}は、PDP-11系のアーキテクチャを32ビットに拡張しレジスタを2倍の16本にしたものと考えられる。命令コードに余分のビットがないのでレジスタセットをアドレス系とデータ系の2組のバンクに分割することでレジスタ本数を増やした。その他にも命令機能を強化したが、アーキテクチャの基本が2組のレジスタバンクであるため、コンパイル済みコードでは片方のバンクは使い切ってしまったものの他方は余っている、という問題が起る¹⁵⁾。

NS 32×32¹⁶⁾は、反対に、VAX-11を縮小したものであると考えられる。3オペランド命令を採用せず2オペランドに限定し、汎用レジスタを8本に縮小、アドレッシング・モードにも工夫をし命令コードの縮小に努めた。その結果、きれいにまとまったアーキテクチャを実現することができたが、汎用レジスタ本数が少ないと制限になっていることであろう。

V 60/V 70¹⁷⁾はNS 32×32と同様にVAX-11からの影響を受けている。しかしレジスタ本数の拡張により、コンパイラによる大域的最適化とレジスタ割り付けを容易にしている点でより近代的な装いとなっている。

TRONチップ¹⁸⁾も同様にPDP-11/VAX-11からの影響を受けているが、各種のMPUの特徴を寄せ集めたような構成である。レジスタは16本、命令体

系は2オペランド型、メモリ-メモリ演算を用意し、OSサポートのためなどに複雑な命令機能をたくさん用意している。

このように、CISCアーキテクチャの「発展」は命令機能の追加と、それに関連するOSサポート、高級言語サポートの強化である。これらの姿の究極ともいえるMPUがインテル社のiAPX 432である¹⁹⁾。1981年という非常に早い時期に登場したこのMPUは、

- オブジェクト指向
- プロセス間通信などのOSの内蔵
- ケーバリティ・ベース・アドレッシング方式
- ビット可変長命令体系
- レジスタレス・アーキテクチャ

などの特徴を備えていた。カーネギーメロン大学で開発されていたOSであるHydra²⁰⁾やIBMシステム/38²¹⁾、マイヤーズの本²²⁾、などからの影響を感じさせる。

6. RISC型マイクロプロセッサ

さて、RISCである。

1981年のPattersonの論文³⁾により有名になったRISCは、

- シンプルな命令セット
- 1命令1クロックの処理
- ロード/ストアアーキテクチャ
- パイプライン処理による高速化

などの特徴をもつ。どのような命令セット/命令数をもつものをRISCと呼ぶか、という議論がなされた時期もあった^{4),7)}が、現在では1クロックで終了しない命令をもとうが、命令数が100を超えるが、RISC的発想にもとづいて設計されたコンピュータをRISCと呼ぶことになっているようである。

RISCの発想の源泉はCray-1²⁹⁾にあるといわれる⁴⁾。その後にIBM 801ミニコンピュータ⁵⁾を経て、カリフォルニア大学バーク萊校(UCB)のRISC-Iプロジェクト³⁾、スタンフォード大学のMIPSプロジェクト⁶⁾とMPUの分野に広がってきた。

現在、RISCの商用MPUには、代表的なものとして次の3種類がある：

- サンマイクロシステムズ、SPARC⁸⁾
- ミップスコンピュータ、R 2000/R 3000⁹⁾
- モトローラ、MC 68000¹⁰⁾

それぞれ、10~20 VAX-MIPS(DEC社のVAX 11/

表-1 代表的 RISC マイクロプロセッサの比較

会社名	サンマイクロシステムズ	ミップスコンピュータ	モトローラ
製品名	SPARC/MB86900 ⁸⁾	R2000 ⁹⁾	MC88100/200 ¹⁰⁾
アーキテクチャの特徴	レジスタウインドウ	ストリームライン処理	CPU/FPU の同時並行処理
チップ構成	CPU G/A	R2000 CPU	88100 CPU+FPU
	外付け MMU	R2010 FPU	88200 キャッシュ+MMU
	外付け Weitek FPU	外付けキャッシュメモリ	
レジスタ数	120 本 32 本×8 ウィンドウ	32 本	32 本
テクノロジ	1.5 μm CMOS G/A	2.0 μm CMOS	1.5 μm CMOS
周波数	16 MHz	16 MHz	20 MHz
トライスタ数	5万 tr	10万 tr	16万 5000 tr
チップサイズ	—	8.5 mm×10.0 mm	10.92 mm×10.92 mm
性能	10 MIPS	10 MIPS	14 MIPS

G/A ゲートアレイ
 CPU 中央処理ユニット
 FPU 浮動小数点演算ユニット
 MMU 仮想記憶管理ユニット

780 を 1 MIPS としたときの相対性能比) の性能をもつ(表-1)。

RISC では命令数が少ないので命令セットの特徴を説明することは難しい。しいて言うならば、命令セットの特徴はパイプライン制御に関連する条件分岐の方式により分類できる。

SPARC⁸⁾ は UCB 派である。レジスタウンドウ方式を採用し条件フラグをもつ。ディレイド分岐を採用するが、次命令の実行をするかどうかを条件分岐命令で制御できる。

MIPS R 2000/3000⁹⁾ はスタンフォード派である。單一レジスタセット(32 本)をもち、ウィンドウ方式はとらない。条件フラグはもたず、またパイプラインインターロックはソフトウェアが解決する。ディレイド分岐を採用している。

MC 88100¹⁰⁾ はクレイ派であろう。条件フラグをもたない。レジスタセットは單一であり、ディレイド分岐方式である。

このように、RISC アーキテクチャは命令セットについての特徴よりは、パイプライン方式と分岐制御方式の選択により平均命令実行クロック数(CPI: Cycles Per Instruction)が決まり、それにより性能が決まる。RISC の次の性能改善目標は、CPI のより一層の短縮と浮動小数点演算機能の高速化による Cray-1 クラスのコンピュータであろう。

7. 高速素子の採用

以上説明した MPU は、すべて MOS 技術により製造されたものである。その間でも、pMOS 技術(例 i4004)、シリコン・ゲート nMOS 技術(例 i8080)、CMOS 技術(例 i80386)と技術は発展してきた¹¹⁾のである。

しかしながら高速の MPU を実現するために、ECL(Emitter-Coupled Logic) 技術や GaAs(ガリウム砒素) 技術など汎用大型機やスーパコンピュータに使用される高速素子³⁰⁾を使用しようとする試みがでてきた。特に RISC アーキテクチャではその簡単さのため使用するゲート数が比較的少なくても実現できるので、真剣に討論されている。これらの素子は CMOS に比べてゲート遅延が 1 衍以上小さいためクロック周波数を上げられるので、高性能 MPU を実現できる。

高速素子使用の代表的な例を、国際固体回路学会(ISSCC: International Solid-State Circuit Conference)に投稿された論文から選んだものを表-2 に示す。

ECL 版²³⁾は IBM 801 RISC の命令セットを実現したものである。この MPU は相当複雑な論理回路が必要なためクロック周波数自身は低いようみえる。しかし IBM 801 を 1 チップに搭載した点が評価される。

GaAs 版²⁴⁾はスタンフォード MIPS に似たアーキ

表-2 高速素子技術を採用したマイクロプロセッサの例

素子技術	ECL	GaAs	ジョセフソン
発表年	ISSCC 1986	ISSCC 1988	ISSCC 1988
内容	32ビット RISC ¹¹⁾	32ビット RISC ¹¹⁾	4ビットスライス ¹²⁾
発表会社	IBM	テキサス・インスツルメント	富士通
動作周波数	16 MHz	200 MHz	770 MHz
ゲート規模	不明	1万2000ゲート	1841ゲート
チップサイズ	14.5 mm × 16.1 mm	11.3 mm × 10.5 mm	5.0 mm × 5.0 mm
設計ルール	2.0 μm カスケード ECL	2.0 μm GaAs	2.5 μm ジョセフソン
命令セット	IBM 801 ミニコンピュータ	スタンフォード MIPS 似	AMD 2900 シリーズ似

テクチャを GaAs 技術で実現した例である。200MHz という超高速クロックを達成している。

ジョセフソン版¹³⁾は、AMD 2901 に似た 4 ビットスライス MPU を実現した例である。770 MHz という桁違いに高速なインプリメンテーションである。

これらの MPU が実現できた背景には、もちろん、RISC 型命令セットであったために 1 チップ化できた

ことがあげられる。もっとも高速クロックを実現したとしてもそれをワークステーションなどの装置として組み立てるには解決しなければならないいくつもの難しい問題点がある。

8. おわりに

以上、MPU の命令セットの特徴を簡単に説明し




図-1

た。これらを大きく分類するならば MPU の命令セットは次の 4 種類のグループにわかれるのではないだろうか。

- マイコン型：小型のチップで実現する 8080 タイプの命令セットおよびその派生である。4 ビット、8 ビット、16 ビットの MPU に多く、シンプルなハードウェア構成とそれがプログラムから可視になっていることが特徴である。

- ミニコン型：DEC 社のミニコンの命令セットの影響を受けたものである。16 ビット、32 ビットの MPU の命令セットに多い。汎用レジスタおよびきれいな命令セットをもつことを特徴としている。

- RISC 型：大量の汎用レジスタをもつ streamlined 命令セットをもつ。

- 研究室型：研究室からそのまま出てきたような命令セットをもつ MPU であり、データフロー型イメージ処理プロセッサ μ PD7281³²⁾、英 Inmos 社 Transputer³³⁾、米 Intel 社の iAPX 432¹⁹⁾などの実例がある。

もちろん、上記の分類にもいくつもの例外はある。しかし興味深いことは、大型計算機の命令セットに影響を受けたアーキテクチャがあまりないことである。

最後に、汎用の 32 ビット MPU の命令セットの関連図を示す。この図は命令セットアーキテクチャの影響関係を年代順に示したものである（図-1）。

参考文献

- 1) Noyce, R. N. and Hoff, M. E.: A History of Microprocessor Development at Intel, IEEE MICRO, pp. 8-21 (Feb. 1981).
- 2) 鳩 正利：わが青春の 4004, 岩波書店 (1987).
- 3) Patterson, D. A. and Sequin, C. H.: RISC I: A Reduced Instruction Set VLSI Computer, Proceedings of the 8th International Symposium on Computer Architecture, pp. 443-457 (May 1981).
- 4) C. ゴードン・ベル：コンピュータの発展過程から見た RISC マシン、日経コンピュータ、1986. 7.21 号、93-100 ページ (1986).
- 5) Radin, G.: The 801 Minicomputer, Symposium on Architectural Support for Programming Languages and Operating Systems, pp. 39-47 (Mar. 1982).
- 6) Hennessy, J., Jouppi N., Basket, F. and Gill, J.: MIPS: A VLSI Processor Architecture, Proceedings of the CMU Conference on VLSI Systems and Computations, pp. 337-346 (Oct. 1981).
- 7) Bernhard, R.: More Hardware Means Less Software, IEEE Spectrum, pp. 30-37 (Dec. 1981).
- 8) Garner, R. B. et al.: The Scalable Processor Architecture (SPARC), Digest of Papers, COMPCON '88 Spring, pp. 278-283 (Mar. 1988).
- 9) Chow, F., Himmelstein, M., Killian, E. and Weber, L.: Engineering a RISC Compiler, Proceedings of the COMPCON '86 (Mar. 1986).
- 10) Motorola Semiconductor: Technical Summary : MC 68100 32-bit Third-generation RISC Microprocessor, Motorola (1988).
- 11) Bell, C. G., Mudge, J. C. and McNamara, J. E.: Computer Engineering: A DEC View of Hardware Systems Design, Digital Press (1978).
- 12) Myers, G. J., Yu, A. Y. C. and House, D. L.: Microprocessor Technology Trends, Proceedings of the IEEE, pp. 1605-1622 (Dec. 1986).
- 13) Morse, S. P., Pohlman, W. B. and Ravenel, B. W.: The Intel 8086 Microprocessor : 16-bit Evolution of the 8080, IEEE COMPUTER, Vol. 11, pp. 18-27 (June 1978).
- 14) Stritter, E. and Gunter, T.: A Microprocessor Architecture for a Changing World: The Motorola 68000, IEEE COMPUTER, Vol. 12, pp. 43-52 (Feb. 1979).
- 15) Auslander, M. and Hopkins, M.: An Overview of the PL. 8 Compiler, Proceedings of the Symposium on Compiler Construction, SIGPLAN Notices, Vol. 17, No. 6 (June 1982).
- 16) Kohn, L.: A 32-bit Microprocessor with Virtual Memory Support, Digest of Technical Papers, ISSCC (1981).
- 17) 佐藤他：仮想記憶管理記憶管理機構と浮動小数点演算機構を内蔵した 32 ビット・マイクロプロセッサ V60、日経エレクトロニクス、1986. 3.24 号、pp. 199-240 (1986).
- 18) 坂村他：TRON 仕様に基づき拡張性を重視した 32 ビット MPU の基本アーキテクチャ、日経エレクトロニクス、1987. 10. 5 号、pp. 165-179 (1987).
- 19) Rattner, J. and Lattin, W.: Ada Determines Architecture of 32-bit Microprocessor, Electronics, pp. 119-126 (Feb. 24, 1981).
- 20) Wulf, W. et al.: HYDRA: The Kernel of a Multiprocessor Operating System, Communication of the ACM, Vol. 17, No. 6, pp. 337-345 (June 1974).
- 21) Soltis, F. G.: Design of a Small Business Data Processing System, IEEE COMPUTER, Vol. 14, No. 9, pp. 77-93 (Sep. 1981).
- 22) Myers, G. J.: Advances in Computer Architecture, John Wiley & Sons (1978).
- 23) Buckley, F. et al.: A Bipolar 32-bit Processor Chip, Digest of Technical Papers, ISSCC (1986).

- 24) Whitmire, D. A., Garcia, V. and Evans, S.: A 32-bit GaAs RISC Microprocessor, Digest of Technical Papers, ISSCC (1988).
- 25) Kotani, S. et al.: A Josephson 4-bit Microprocessor, Digest of Technical Papers, ISSCC (1988).
- 26) i 80286
- 27) 杉原: メモリ管理ユニットを内蔵した 32 ビットマイクロプロセッサ 80386, 日経エレクトロニクス 1985. 11. 4, pp. 275-310 (1985).
- 28) マグレガ: 互換性を保ちつつ性能向上を図った 32 ビットマイクロプロセッサ MC 68020, 日経エレクトロニクス (9. 24 1984).
- 29) Russel, R. M.: The CRAY-1 Computer System in Computer Structures: Principles and Examples, pp. 743-752, McGraw-Hill (1982).
- 30) Electronics, Feb. 10, 1986, p. 9 (1986) など.
- 31) Texas Instruments: TMS 1000/1200: Chip Architecture and Operation, in Computer Structures: Principles and Examples, pp. 587-601, McGraw-Hill (1982).
- 32) Nukiyama, T. et al.: A VLSI Image Pipeline Processor, Digest of Technical Papers, ISSCC (1984).
- 33) INMOS Finally Unveils the 32-bit Transputer, Electronics (Oct. 7, 1985) など.
- 34) Gruppuso, F. M.: PIC 1650: Chip Architecture and Operation, in Computer Structures: Principles and Examples, pp. 602-609, McGraw-Hill (1982).
- 35) Stamm, D. et al.: A Single-chip, Highly Integrated, User Programmable Microcomputer, Digest of Technical Papers, ISSCC (1977).
- 36) 丸田, 西谷: シグナルプロセッサとその応用, 昭見堂, 昭和 63 年 (1988).
- 37) Single-chip nMOS Microcomputer Processes Signals in Realtime, in Microprocessors and Microcomputers, Electronics Magazine Books, McGraw-Hill (1981).
- 38) Kawakami, Y. et al.: A Single-chip Digital Signal Processor for Voiceband Applications, Digest of Technical Papers, ISSCC (1980).
- 39) Magar, S. S. et al.: A Microcomputer with Digital Signal Processing Capability, Digest of Technical Papers, ISSCC (1982).
- 40) Kawakami, Y. et al.: A 32-bit Floating Point CMOS Digital Signal Processor, Digest of Technical Papers, ISSCC (1986).
- 41) Oguchi, T. et al.: A Single-chip Graphic Display Controller, Digest of Technical Papers ISSCC (1981).
- 42) キルブリュー: TMS 34010 グラフィックスシステムプロセッサ, 日経バイオ (Feb. 1987).
(昭和 63 年 10 月 5 日受付)