

解 説**2. DSP の応用例****2.2 DSP のコーデックへの応用†**

河 井 正 彦†

1. まえがき

音声 CODEC の原点は 1960 年代中継伝送路の経済化を目的として実用化された非直線（対数圧伸）PCM 方式である。以来、4 KHz 帯域のアナログ音声信号を 8 KHz サンプリング 8 ビット符号化して 64 Kbit/s のデジタル信号とする A/D, D/A 変換器として、多重化装置、デジタル交換機加入者回路、デジタル電話器など、通信網のデジタル化の進展にともない、ネットワークのいたるところで使用されている。

音声あるいは音声帯域信号（モダム信号、単一周波信号、PB 信号など）のデジタル化において、64 Kbit/s PCM はいかなるネットワーク構成においても十分な伝送品質を備えているが、デジタル伝送路の有効利用あるいはサービスの多様化に対応するため、1980 年代なかばから各種高能率音声符号化方式が実用化されてきた。現在、4 KHz 音声帯域信号を 32 Kbit/s に符号化する ADPCM (Adaptive Differential PCM) 方式と 7 KHz 広帯域信号を 64 Kbit/s に符号化する SB-ADPCM (Sub-Band ADPCM) 方式が標準化されている。前者はおもに専用線を用いた企業内通信あるいは国際通信に用いられ、後者はテレビ会議用高品質音声通信に用いられている。さらに 16 Kbit/s 符号化方式の標準化が進められている。これらの高能率音声符号化方式はデジタル信号処理によりアナログ信号の冗長性を除去するとともに高集積回路技術の進展により実現可能となったものであり、符号化アルゴリズムは直線 PCM あるいは非直線 PCM からの D/D 変換アルゴリズムとして演算精度も含めてビットレベルの記述で規定されている。ハードウェアとしては、汎用 DSP あるいは DSP 構成の専用 LSI が主である。

† DSP Implementations of Speech Codecs by Masahiko KAWAI
(Transmission Systems Division Telecommunications Group,
Oki Electric Industry Co., Ltd.).

† 沖電気工業(株)伝送無線事業部


本稿では高能率符号化方式におけるディジタル信号処理技術について概説し、DSP を用いた CODEC の具体例として、PCM CODEC、高品質 CODEC および 32 Kbit/s, 16 Kbit/s の低ビットレート CODEC について示す。

2. CODEC の構成とディジタル信号処理

高能率音声符号化の基本的信号処理技術には、音声信号の統計的モデルとしての AR (Auto-Regressive) または ARMA (AR Moving Average) 過程に基づいた線形予測分析と予測残差信号の量子化処理がある。また時間的処理単位では、サンプルごとに処理を行う逐次処理方式とフレーム単位で処理を行うフレーム処理方式があり、これらは符号化ビットレートによって適用領域が異なるとともに演算規模も大幅に異なる。以下この二つの方式の基本的な信号処理について説明する。

(i) 逐次処理方式

逐次処理方式の代表例は図-1 に示す ADPCM 方式である。この方式は逐次形適応予測器と適応量子化器で構成され、符号器は復号器と同一構成の局部復号器を含んでいる。これにより符号器では、符号化出力から復号した信号を入力に戻して（フィードバック）、符号化誤差の累積を防いでいる。逐次形適応予測器は全極形および全零形の伝達関数で表され、タップ係数は逐次予測誤差電力を最少とするように傾斜法により逐次更新される。予測器を構成する予測フィルタには



Q : 量子化
Q⁻¹ : 逆量子化
P : 予測

図-1 ADPCM の構成

一般的にトランスポーサルフィルタが用いられている。全極形逐次予測器では次数制限なしに安定な逐次制御を可能とし高予測利得を得る方式が提案されている¹⁾。

適応量子化器は、Jayant, Goodman などによって提案された量子化特性を逐次適応制御する方法が^{2), 3)}用いられている。また統計的性質の異なる音声およびモード信号に対して適応速度の異なる二つの量子化スケール係数を用いて量子化特性を改善した DLQ (Dynamic Locking Quantizer) アルゴリズム⁴⁾が用いられている。

これらの信号処理はすべてデジタル演算によって行われるが、演算誤長は 16 ビット程度であり、演算形式も固定小数点演算が主である。

(ii) フレーム処理方式

フレーム処理方式の代表例として図-2 に適応予測符号化方式 (APC) の構成を示す。この方式も基本的に適応予測器と量子化器とから構成されるが、処理が数 10 msec ごとのフレーム単位に行われる。ここでは音声信号の声道モデルとして、フレーム内定常性に基づいた AR モデルを仮定した音声信号スペクトル分析および声帯モデルとしての音源信号のスペクトル分析が行われ、前者は短時間予測分析、後者は長時間予測分析に対応する。

短時間予測分析法としては、自己相関法、共分散法、格子法、最大エントロピ法などがある。自己相関法では、相関係数を行列要素とする Toeplitz 行列で表される Yule-Walker の方程式を解いて分析を行っている。この場合 Toeplitz 行列の正定値が保証されているのでその逆行列が存在し、解の安定性が保証されている。Yule-Walker 方程式の解法として再帰的に解く Levinson-Durbin 法が DSP に適しているため一般的に用いられ、予測誤差フィルタはトランスポーサルフィルタで実現される。しかし、分析次数が高くなるとともに精度が悪くなることが知られてお

り、これに対して前向き予測誤差と後ろ向き予測誤差を用いた誤差評価関数に基づいて再帰的に解く格子法、最大エントロピ法 (Burg 法) は比較的小ないデータで安定した解が得られる。この場合予測誤差フィルタは格子形フィルタで実現される。

長時間予測分析法では音源信号すなわち予測誤差信号に含まれる有声部のピッチ周波数分析が行われる。これには通常、自己相関法あるいは変形相関法、AMDF (Short-Time Average Magnitude Differential Function) 法などが用いられている。

以上の信号処理には加減乗除算を含むためその演算精度は音声品質に多大な影響を与える。また演算規模も逐次処理方式に比較して倍以上必要とされることから 10 MFLOPS (Mega Floating Operation Per Second) 以上の処理能力をもつ第二世代 DSP が用いられている。

ハードウェアの構成としてチャネル単位での処理を行うパーキャナル CODEC と多重化された多数のチャネルを共通に処理するマルチチャネル CODEC がある。また布線論理 LSI により実現している例もあるがほとんどが汎用 DSP あるいは DSP 形の専用 LSI が用いられている。DSP の選択あるいは設計にあたって、演算精度の確保と 1 サンプル区間または 1 フレーム区間内でのダイナミックステップの処理のため種々の工夫が行われている。

3. 応用例

(1) PCM CODEC

従来 64 Kbit/s 非直線 PCM (CCITT G. 711) はアナログ MOS 技術により逐次比較形 A/D, D/A 変換器とスイッチキャパシタフィルタを 1 チップ上に構成した単一チャネル LSI CODEC を用いてきた。この 64 Kbit/s PCM 符号化がネットワークのデジタル化の基礎技術であった。最近 D70 デジタル交換機の加入者回路の経済化を目的として、より集積度の高いディジタル CODEC が実用化された^{5), 6)}。これはオーバサンプル形 A/D, D/A 変換器とプログラマブル DSP を用いたディジタルフィルタを 1 チップ上に構成した信号処理 CMOS-VLSI で SLP (Subscriber Line Interface Processor) と呼ばれている。SLP の信号処理フローを図-3 に示す。A/D, D/A 変換器のサンプリング周波数は 2 MHz で、PCM 入出力の 8 kHz サンプリングとの間で量子化雑音の低減と各






図-2 APC の構成

図3 SLP 信号処理フロー⁶⁾図4 DSP 構成⁶⁾

種信号処理量を考慮して間引きと補間を行っている。CODECとして必要なチャネルフィルタ、リニア- μ law変換のほかに加入者回路として必要な2線終端回路、2線4線変換平衡回路、レベル調整、周波数特性補正回路および呼出信号送出時のオフフック検出のためのリングトリップ回路が含まれており、これらはすべてDSPにより処理されている。DSPの構成を図4に示す。ALUはディジタルフィルタの高速処理とハードウェアを考慮して積和形が用いられている。命令ROM、DATA ROM、DATA RAMの語長および容量とも最適化された専用DSP構成CODECである。LSIチップの大きさとしては $\Delta\Sigma$ 形A/D、D/A変換器、PLL(Phase Locked Loop)、基準電圧発生回路などを含めて $1.5\ \mu\text{CMOS}$ プロセスで $6.45 \times 6.47\ \text{mm}$ である。 $+5\ \text{V}$ 単一電源で消費電力は動作時 $125\ \text{mW}$ 非動作時 $35\ \text{mW}$ ⁷⁾である。なお高耐圧回路対応のSTC-LSI(Subscriber-Line Termination Circuit)と合わせて2チップで加入者回路のBORSCHT(Battery-feed, Overvoltage-Protection, Ringing, Supervision, Codec, Hybrid, Test)機能を実現している。


(2) 高品質CODEC

テレビ会議用音声、会議電話、拡声放送などに適用できる高品質音声符号化方式として7KHz広帯域信

号を64 Kbit/sに符号化するCCITT勧告G.722が標準化されている。図5にこの方式の構成を示す。50Hz～7KHz帯域信号を16KHzでサンプリングした線形PCM信号が24次のFIR(Finite Impulse Response)フィルタで構成されたQMF(Quadrature Mirror Filter)で4KHzを境にした低群と高群に帯域分割され、8KHz間引きサンプリングにより低域変換される。低群および高群はそれぞれADPCMにより低群6ビット、高群2ビットに符号化された後、多重化され64Kbit/sとなる。適応量子化器は低群60レベル、高群4レベルで、適応予測器は6次の零適応予測器と2次の極適応予測器で構成されている。復号器では64Kbit/sの信号を低群、高群に分離しそれぞれADPCM復号化される。適応逆量子化器は低群用に60レベル、30レベル、15レベルの3種が用意されておりモード切替信号により一つが選択される。復号された低群および高群の信号は16KHzで補間サンプリングされた後QMFで済波、加算され線形PCM信号を再生する。この符号化方式では会議システムの適用を考慮して音声信号と同時に8Kまたは16Kbit/sの低速データを伝送するモードもありこのとき音声の符号化速度はそれぞれ56Kbit/s、48Kbit/sとなる。このため低群のADPCM符号器では6ビット符号の上位4ビットを用いた局部復号を行うことにより、モード切替時の音声劣化を抑えるエンベッディドADPCM方式となっている。

CODECの入出力信号は14ビット精度以上の2の補数形式である。演算処理は固定小数点で定義されており、各種DSPで容易に実現できるものとなっている。QMFの演算において各フィルタの係数は13ビット精度で、積和演算結果は24ビット精度としている(24ビット未満は切捨てでも四捨五入でも良い)。ADPCM CODECでの内部変数はすべて16ビット表示で行い、16ビット×16ビットの乗算は乗算結果を15ビット右シフトの操作により上位16ビットを得ている(下位ビットは0をつめる)。また加減算ではオーバフローおよびアンダフローに対する処理を行っている。

アルゴリズムの確認と、異なるDSP(ハードウェア)間での相互接続を保障できるようにするためにディジタルテストシーケンスが準備されており、これにより勧告の記述に対する一致が確認できるが、異なるDSPの演算形式によるQMFでの演算誤差を考慮し



AQ: 適応量子化器 AQ⁻¹: 適応逆量子化器 QA: 量子化器適応制御
AP: 適応予測器 QMF: 直交ミラーフィルタ

図-5 64 Kbit/s 高品質 CODEC の構成

表-1 64 Kbit/s 高品質 CODEC の DSP 実現例

(文献) パラメータ	DSP名	8)	9) 10)	11)	12)
乗算器	DSSP-1	12E6×12E6→12E6	16×16→26	20×20→32	16×16→32
RAM		18b×512W 18b×4kW (外部)	16b×128W×2 16b×1024W (外部)	16b×256W 16b×512W	16b×144W
ROM		32b×4kW	24b×1024W	32b×2kW	16b×4kW (外部)
マシンサイクル		50 nS	100 nS	200 nS	200 nS
I/O		シリアル×2 18bパラレル	16bパラレル	シリアル×2 パラレル	16bパラレル
素子数		280 KTr	91 KTr*	191 KTr	55 KTr
デバイステクノロジ		1.2μCMOS	2.3μCMOS*	2μCMOS	3μNMOS
チップサイズ		9.22 mm×9.61 mm	9.5 mm×9.6 mm*	10.5 mm×8.7 mm	50 Kmil*
ビン数		127	42	84	40
消費電力		700 mW	300 mW	150 mW	900 mW
チップ数/CODEC		1	2	2	2

注) *印は MB 8764 の値

て QMF をバイパスして試験することとしている。


CCITT 勧告 G. 722 CODEC の実現例を表-1 に示す。

(3) 低ビットレート CODEC

(i) 32 Kbit/s ADPCM CODEC

ディジタル回線の効率的、経済的使用を目的として 4 kHz 音声帯域信号を 32 Kbit/s に符号化する

CCITT 勧告 G. 721 が標準化されている。図-6 にこの方式の構成を示す。符号器は入力信号としての 8 ビット非直線 PCM 符号を 14 ビット線形 PCM 符号に変換する非線形・線形変換器、適応予測器、適応量子化器および FSK モデムのキャリア信号とマーク/スペースの変化点を検出するトーンおよび変化点検出器とから構成される。一方復号器は適応逆量子化器、適



応予測器、トーンおよび変化点検出器、および同期接続調整器から構成される。適応予測器は6次の零適応予測器と2次の極適応予測器で構成されている。適応量子化器はDLQアルゴリズムを用いており、非線形量子化特性を有する適応量子化器、量子化スケール係数の適応制御部、二つの量子化スケール係数の適応速度を制御する適応制御部とから構成されている。

これらの演算にあたって各変数の語長および演算形式が詳細に規定されており、1ビットから最大19ビットまで各種語長が用いられ、また演算形式では補数表現、絶対値表現の固定小数点演算および浮動小数点演算が使用されている。とくに浮動小数点演算は演算精度を必要とする適応予測器および適応量子化器における対数変換に使用されている。表-2にこの方式の演算規模を示す。符号器、復号器とともにトータルステップ数は約800で、そのうちシフトとジャンプ操作が半分以上を占めている。アルゴリズムのハードウェア

実現に際しては第一世代の汎用DSPで可能であるが経済性、低消費電力化を目的として多くのDSP形式の専用LSIが作られている。これらの例を表-3に示す。表中のMSM 6981はG.721では伝送できない9600bpsの音声帯域モデル信号の伝送を可能とする方式で勧告G.723のNoteに記述されており、通信当事者間の合意により用いることができる。またマルチチャネル処理方式では

125μs間で8チャネルの多重処理を行うDSP形専用LSIが開発されている^{15),16)}。

(ii) 16 Kbit/s CODEC

各種方式の16 Kbit/s音声CODECが、ディジタル専用線の有効利用やディジタル移動通信および衛星通信のための帯域圧縮用に実用化されている。CCITT

表-2 G.721 CODEC の演算規模

Operation	符号器	復号器
Multiplication	9	9
Arithmetic Operation	151	156
Shift	207	216
Logical Operation	158	170
Jump	259	271
Table Read	2	2
Total	786	824

表-3 32 Kbit/s ADPCM CODEC の DSP 実現例

(文献) パラメータ DSP名	13) 18) μPD 3370	14) MB 8764	1) MSM 6981
乗 算 器	8b×8b→16b	16b×16b→26b	16b×16b→23b
R A M	16b×32W	16b×128W×2 16b×1024W(外部)	16b×64W×2
R O M	16b×128W 26b×1024W	24b×1024W 24b×1024W(外部)	16b×2kW 48b×512W
マシンサイクル	200 ns	125 ns	200 ns
I/O	シリアル	16bパラレル	シリアル 16bパラレル
素 子 数	60.1 KTr	91 KTr	96 KTr
デバイス技術	2.5 μCMOS	2.3 μCMOS	2 μCMOS
チップサイズ	7.4mm×8.2mm	9.5mm×9.6mm	8.3mm×6.0mm
ビ ン 数	28	88	42
消 費 電 力	90 mW	300 mW	75 mW
チップ数/CODEC	2	2	2




図-7 LD-CELP CODEC の構成

でも標準化作業が行われており処理遅延の少ない LD-CELP! (Low-Delay Code Excited Linear Prediction) 方式が検討されている。この方式の構成を図-7 に示す。入力信号は非直線 PCM からリニア PCM に変換され 5 サンプルを一つの音声ベクトル単位として 32 音声ベクトルがバッファに蓄えられる。符号器は短時間予測として 50 次の全極形予測器、音源信号としての 1024 種類のコードから構成される音源コードブック、量子化雑音をマスキングする 10 次の知覚フィルタから構成される。この方式の特長は、コードブックより選択した音源コードおよび音源利得のコード番号を伝送することである。このコード番号は ABS (Analysis by Synthesis) 法にもとづいて、入力信号と再生信号の誤差を知覚フィルタによって重み付けし、この重み付け誤差電力が最少となるように決定する。全極形予測器の適応制御は再生信号を用いたバックワード形適応制御で、20 msec のハミング窓を用いた自己相関法により 5 msec ごとに更新される。一方知覚フィルタは入力信号を用いたフィードフォワード形の 10 次 LPC 分析によって全極形予測器と同一の周期で決定される。コードブックは 1024 のコードベクトル、アドレスインデックス 10 ビットで構成されるが、コードブックサーチを簡単にするため二つのコードブックに分けられている。一つは Shape コードブックと呼ばれ 7 ビットのアドレスインデックスをもち、128 のコードベクトルで構成される。二つ目は、Gain コードブックと呼ばれ 3 ビットのアドレスインデックスをもち零を中心とする正負対称な 8 つのスカラ値をもつ。コードブックサーチは基本的にすべてのコードに対してサーチするが、このとき全極形予測器と知覚フィルタの従属によって得られる伝達関数のインパルス応答を用いて演算の簡略化を図っている。この CODEC の演算規模は 10 MFLOPS 以下で、DSP 2 ないし 3 個で実現されるといわれているが、詳細なハードウェア構成はまだ報告されていない。

4. あとがき

高能率音声符号化は DSP の進歩によって複雑かつ膨大な信号処理が可能となったため実用化可能となったといえる。32 Kbit/s CODEC は第一世代レベルの DSP により、また 16 Kbit/s CODEC は第二世代レベルの DSP によって実現されてきた。開発の過程をみると、実用化の初期は汎用 DSP が用いられ、その後需要の増大にともない、経済化低消費電力化を目的としてより微細な LSI プロセスを用いた専用「KSP」形 LSI による実現へと変化してきたといえる。今後もさらに低ビットレートへ向かって複雑なアルゴリズムの開発とこれを実現するための LSI が DSP 技術と ASIC 技術などにより、より短い期間で開発されていくものと思われる。

DSP の CODEC への応用設計の面で、個々の詳細については筆者の浅学のため十分な解説といえない点をご容赦いただきたいとともに、それぞれの参考文献と高能率音声符号化の DSP への適応が適切にまとめられている参考文献¹⁸⁾を参照していただきたい。

最後に、資料提供などご協力いただいた皆さんに深謝いたします。

参 考 文 献

- 1) Hosoda, K. et al.: A 32 Kbit/s ADPCM Algorithm Having High Performance for Both Voice and 9.6 Kbit/s Modem, IEEE Journal on Selected Areas in Communications, Vol. 6, No. 2, pp. 262-273 (Feb. 1988).
 - 2) Jayant, N. S.: Adaptive Quantization with a One-Word Memory, B. S. T. J. Vol. 52, pp. 1119~1144 (Sep. 1973).
 - 3) Goodman, D. J. and Wilkinson, R. H.: A Robust Adaptive Quantizer, IEEE Trans. Com., Vol. 10 M-23, pp. 1362-1365 (Nov. 1975).
 - 4) Petr, D. W.: 32 Kbit/s ADPCM-DLQ Coding for Network Applications, IEEE GLOBECOM

- pp. 239-243 (Dec. 1982).
- 5) 内村他: ディジタル処理形 PCM-CODEC-LSI, 信学会研究会資料, SSD 85-3 (1985).
- 6) Kimura, T. et al.: A Dual-Chip SLIC Using VLSI Technology, IEEE, GLOBECOM '87, pp. 1766-1770 (1987).
- 7) 田原他: ディジタル交換機用高集積加入者回路 LSI, 沖研究開発, Vol. 55, No. 4, pp. 105-110 (昭和 63 年 10 月).
- 8) Kaneko, T. et al.: A 50 ns Floating-Point Signal Processor VLSI, IEEE, ICASSP 86, pp. 401-404 (1986).
- 9) Tomita, Y. et al.: An Implementation of the 64 Kbps Audio Codec Based on CCITT Recommendation G. 722, IEEE GLOBECOM '87, pp. 463-467.
- 10) 雁部他: 汎用 DSP をベースとした DSP ASIC の開発について, 信学会論文誌 A Vol. J 72-A, No. 2, pp. 188-197 (1989 年 2 月).
- 11) 藤本他: 64 Kb/s 高品質音声コーデック, 信学会春季全大 B-531 (昭和 63 年).
- 12) Tourneur, Le. et al.: Implementation of the 7 KHz Audio Codec and its Transmission Characteristics, IEEE GLOBECOM '86, pp. 605-609 (1986).
- 13) Nishitani, T. et al.: A CCITT Standard 32 Kbit/s ADPCM LSI Codec, IEEE Trans. Acoust., Speech, Signal Processing, Vol. ASSP-35, pp. 219-225 (1987).
- 14) Matsumura, T. et al.: VLSI DSP (MB 8764), Based Adaptive Speech CODEC, IEEE, Proceedings of ISCAS 85, pp. 1121-1124 (1985).
- 15) Beatty, J. D. et al.: Custom VLSI Design of a Single Chip Multi-Channel ADPCM Processor, IEEE, ICASSP '87 Vol. 1, pp. 479-482 (1987).
- 16) Song, M. S. et al.: A VLSI for 32 Kbps ADPCM Transcoding, IEEE 1985 Custom Integrated Circuits Conference, pp. 296-299.
- 17) CCITT SGXV Contribution No. D 1 Description of 16 Kbit/s Low-Delay Code-Excited Linear Predictive Coding (LD-CELP) Algorithm (Mar. 1989).
- 18) Taka, M. et al.: DSP Implementations of Sophisticated Speech Codecs, IEEE Journal on Selected Areas in Communications Vol. 6, No. 2, pp. 274-282 (Feb. 1988).

(平成元年 9 月 6 日受付)