WEKO3
アイテム
アフィン動きパラメータ推定のための専用ハードウェアに関する考察
https://ipsj.ixsq.nii.ac.jp/records/41428
https://ipsj.ixsq.nii.ac.jp/records/414280853f139-f06f-41f0-9759-2b5ba6474a0a
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-AVM01035011.pdf (1.2 MB)
|
Copyright (c) 2001 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2001-12-13 | |||||||
| タイトル | ||||||||
| タイトル | アフィン動きパラメータ推定のための専用ハードウェアに関する考察 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A Hardware Architecture for an Affine-Based Motion Estimation | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 北海道大学大学院工学研究科 | ||||||||
| 著者所属 | ||||||||
| 北海道大学大学院工学研究科 | ||||||||
| 著者所属 | ||||||||
| 北海道大学大学院工学研究科 | ||||||||
| 著者所属 | ||||||||
| 北海道大学大学院工学研究科 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Engineering, Hokkaido University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Engineering, Hokkaido University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Engineering, Hokkaido University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Engineering, Hokkaido University | ||||||||
| 著者名 |
仲川, 和志
× 仲川, 和志
|
|||||||
| 著者名(英) |
Kazushi, Nakagawa
× Kazushi, Nakagawa
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 動画像からの動き推定法として，アフィン動きモデルを用いた手法が提案されている。この手法を用いることにより，動画像内の回転や伸縮などの複雑な動きを推定可能となるが，反面，多量の計算が必要になるという問題がある。そこで，本文では，専用ハードウェアによりこの計算量の問題を解決することを目的として，アフィン動きパラメータ推定のためのVLSIアーキテクチャを導入する。さらに，本文では，導入されたアーキテクチャを単純化し，かつ高スループット化する手法を提案する。また，本文ではハードウェア記述言語の一つであるVHDLを用いてこのアーキテクチャを設計することにより，FPGA上での実現について検討する。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | This paper proposes an atchitecture for an affine-based motion estimation algorithm. Although an affine-based motion estimation algorithm can estimate accurate motion from image sequences, it requires high computational power. In order to avoid such computational complexity, we propose a hardware architecture for the motion estimator. Furthermore, propose a method to achive high throughput and low hardware complexity in the motion estimator. In this paper, we describe the motion estimator in VHDL and then show the result of design using an FPGA. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10438399 | |||||||
| 書誌情報 |
情報処理学会研究報告オーディオビジュアル複合情報処理（AVM） 巻 2001, 号 121(2001-AVM-035), p. 61-66, 発行日 2001-12-13 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
