

電子ビームによる VLSI パタンの 創成におけるグラフィックス的課題

出澤正徳、相馬嵩（理研）

1. はじめに

LSI や VLSI など、今日の情報化社会を支えているマイクロエレクトロニクスの発展は、微細な回路パタンを生成する微細加工技術の進歩によるところが大きい。これらの微細加工技術は、所謂写真食刻技術と同様に転写（リソグラフィ）技術に立脚している。

すなはち、シリコン単結晶の薄板（ウエハ）上に感光剤（レジスト）を塗布し、それに電子回路の原図を重ね合わせ、光化学作用を利用して焼付けるのが、その基本原理である。したがって、写真の焼付けと同様に一枚の原図から複数の回路パタンを、何枚でも容易に複製できる。

これらの微細加工技術の進歩により、半導体素子の集積度は、年に2倍もの高率で急速に向上し、10年前に1~2Kビット/チップであったランダムアクセスメモリが、今日では1Mビット/チップを超えるようになっている。これまで微細パタンの生成、転写には、光学的方法が用いられ、光学機器の極限的な改良が、このようす半導体素子の発展を支えてきた。

ところが、集積度がさらに増大し、必要となる回路パタンが益々微細化され、それが光の波長の程度によってくると、これまでの光を用いた描画および転写技術は、回折現象等による分解能の限界に突き当つてしまつた。また、パタン数の増大は、従来の光学的なパタンジェネレータで描画できる限界をはるかに越えてしまった。さらに、このようすパタンデータの設計や検証、これらに係る種々のデータ処理も、複雑さおよび数の障壁へと突き当りつである。

光よりはるかに波長の短い電子ビームを使用した描画装置、すなはち電子ビーム露光装置は、コンピュータ制御により、微細パタンを描画するものであり、これにより光の波長の限界を克服できるのみでなく、極めて柔軟なパタン生成が可能となつた。しかし、複雑さや数の障壁、これらに係る種々のデータ処理など、新たに多くの課題が顕在化してきた。

本報においては、電子ビーム露光法の概要と、これによる VLSI パタン創成過程におけるグラフィックス的要素を含んだ課題を紹介、検討し、その解決への系口を深めたい。

2. 電子ビーム露光法

電子ビーム描画法は、光の波長の限界を克服できることおよびパタン創成の容易さから、VLSI などの製作に必要となる微細パタン創成法の本命と目され、国際的に熾烈な開拓競争が繰り上げられた。電子ビ




図1. 集積回路パタン
創成過程

一ム描画法は、極めて柔軟なパターン創成能力を有し、図2に示すように、いろいろな過程における適用が可能である。設計変更等に際してのターン・アラウンドを、従来法に比べ著しく短縮できることから、特に新しい集積回路の開発段階において、その威力を發揮している。

初期の段階においては、微細パターンの創成に主眼が置かれ、細く絞った電子ビームで走査して描画する、所謂点走査型(図3(a))が主流であった。その有効性が確認され、その力点が集積度の向上と直接描画へと移つてくるにつれて、パターン創成の速度(スループット)の向上が重大な問題となつた。点走査型では、あたかも細い鉛筆の先で塗り絵をしているようほどので、集積度の高い回路パターンの描画には、膨大な時間が必要とされた。これを改善するために考案されたものが図3(b)に示す固定面積型である。正方形ビームを用いたものである。ビームサイズを必要とする最小パターン幅よりも小さめの正方形とすることにより、点走査型に比べて露光速度を著しく向上できた。しかし、この方式では、正方形ビームより小さなパターンは創成できないため、ビームサイズを小さめに選ぶならばならないなど、パターン創成の柔軟性に欠け、露光速度もまた不十分である。

著者は、集積回路のパターンの多くは、縦長あるいは横長の帯状であり、縦長あるいは横長の帯状パターンの組合せで構成できることに注目し、これらを描画に適した形態の電子ビームを電子的的速度で生成できるビーム整形法(RDS方式: Riken Double Slit Scheme、図3(c))を考案した。この方式によれば、図4に示すように点走査型の数倍




図2. 電子ビーム描画法と集積回路パターンの創成




図3. 電子ビーム描画方式の概念図




図4. 各方式による照射回数比較の概念図

著者は、集積回路のパターンの多くは、縦長あるいは横長の帯状であり、縦長あるいは横長の帯状パターンの組合せで構成できることに注目し、これらの描画に適した形態の電子ビームを電子的的速度で生成できるビーム整形法(RDS方式: Riken Double Slit Scheme、図3(c))を考案した。この方式によれば、図4に示すように点走査型の数倍

倍、固定面積型の十数倍の領域を1回の照射で露光でき、レーキも柔軟なパターン生成が可能となる。図5に示すように、2枚の整形開口間に配置偏振器により上側の開口の像を下側の開口に対してずらすことによりビーム断面形状を電子的速度で変化できる。整形された電子ビームは、後段の投影レンズおよび位置の偏振器によりターゲット上の所望の位置に投射される。

RDS方式により、正味露光時間が著しく短縮されると従来方式の場合にはあまり問題にされなかった、試料台移動や試料の取付け取外しだけに要する時間の全体の作業時間内に占める割合が相対的に大きくなり、ニーズは少しが大きい問題となってきた。試料台の移動回数を減少してスクロールペットを向上させると、電子的走査範囲を拡大する努力が付され現在では、VLSI 14マップ分をカバーできる10mm×10mmの領域に1mm以下の内のパターンを0.1mm以上の精度で描画できるまでとある。⁴⁾ 電子ビーム描画方ににおける露光速度は単位時間にターゲット上へ照射する全電流に比例する。レーキがって、電流密度と整形ビームの面積との積が大きい程露光速度は高められることがわかる。ところが、ビーム電流を増加させると電子相互間の反発作用のために、ターゲット上に投射される整形ビームの像がボケてしまう、所謂、空間電荷効果が顕著となる。図6に示すように、整形ビーム線のボケは電流が大きくなる程増加する。

電子的走査領域の拡大、ビームボケの改善など多くの努力が付され、少しづつとも現在のところ、VLSI パターンの創成において、電子ビーム露光装置がボトルネックヒートラルとしている。

ハードウェア面での課題が解決されると、ソフトウェア面での遅延が顕著となってきた。すばめく、パターンのレイアウト設計や検証における複雑なデータ処理における数の障壁への対応法の開発などである。この分野においては、グラフィックス的手法の適用により、改善がなされることが期待される。

3. パターン創成過程における諸問題

3-1. レイアウト設計と検証

論理設計に続くパターンのレイアウト設計は、設計過程の中で最も工数を要する部分であり、LSIからVLSIとするとその複雑さその数と、人手で行はれる範囲をはるかに越えてしまう。このため、多くのレイアウト設計用CADが開発されている。これらはプリント基板の場合と類似するところが多く、プリント基板のレイアウト手法から発展されたものが少しある。LSIやVLSIでは、トランジスタ、キャパシタ、抵抗等の素子を適当な形状で構成でき、構造的拘束条件はプリント基板の場合よりも柔軟である。しかし、これが逆に自動化を困難にしている。このため、基本素子の構造や位置、配線規則など規格化が




図5. RDS方式で生成できる整形ビーム例
(a~d: 正方形開口, e~h: ベース形開口)




図6. 電流変化による整形ビーム線のボケ変化の例
A: 0.12 μA, B: 0.25 μA, C: 0.4 μA, D: 0.6 μA, E: 0.8 μA

行なわれている。VLSIでは素子数が100万以上にも達しようとしており、複雑さと数の障壁を克服するには何をどうし、階層的設計などの技法を考えられている。メモリなど規則性を有するものは、比較的容易に作られるが、プロセッサや汎用のVLSIの場合には、まだ多くの課題が残されている。

さらに、設計工場で幾何学的パターンデータが、正しく設計工場でいるか否かの検証することが不可欠である。検証項目としては、論理的接続の他、最小線幅、最小間隔などの幾何学的条件工場には、パターン寸法や各層間の重なり面積から電気的特性などがある。⁶⁾これら複雑さと数の障壁との争いで、人手による検証はほとんど不可能であり、多くのレイアウト設計検証用CADシステムの開発が試みられている。大規模な幾何学的パターンを高速に処理する技術の開発が切望工場である。

3-2. 電子ビームによるパターン創成における諸課題

レイアウト設計で考えられるパターン・データは、通常、光学的パターン・ジェネレータの名残りで、像なりも許して矩形パターンの集まりにして考えられることが多く、最終的に形成されるべき理想形状を示している。理想形状にできるだけ近いパターンを生成するには電子ビーム露光法、レジスト、現像、エッチング、拡散、ステップ・ターリングなど、集積回路製作過程における種々の条件を考慮する必要がある。電子ビームによる描画においては、その性質をよく知った上でその利用技術(ソフトウェア)を開発する方が大切である。特に、電子ビーム描画法に特有なビーム偏向歪、ウェハのせり、近接効果、多重露光などに生ずるパターン歪を補正する方が不可欠である。そのため、多くのグラフィクス的技法の適用が必要となる。

(a) 偏向歪の補正

電子ビームを全く歪めず偏向するには困難であるが、再現性が保障工場といればあらかじめ偏向歪を計測し、補正する方が可能である。走査領域内の複数の点について、補正量(平行移動、回転など)を算定し、曲面の内側と同様な方法で、全領域に亘って連続的に補正する方法もあるが、




図7. パターンデータの一例(一層、部分)





図8. 走査領域、副走査領域の接合

通常は、走査領域をいくつかの副領域に分割し、副領域ごとに一定の補正係数を用いて補正する方法が採用されている。副領域の広さは、副領域境界部におけるずれが許容値以内となるよう選択される。

ステージ移動による走査領域の接合、前述の副領域の接合(図8)は、ステッキングと呼ばれ、二山がうまく重なれば領域境界部において、図9に示すように不連続が生じ、ある場合には致命的障害となる。二山を通常の方法で除去するには、接合部における位置精度を極めて高く保つことが必要となる。位置精度を高めずに、不連続性を減少させるため、図10(a)に示すように接続境界部において、隣接領域からの露光パターンを重ねさせ、その照射量が互いに他を補償する方法を案出した。同図(b)にはその方法により、境界部における位置ずれの効果が軽減される様子を示した。この方法により、特に位置精度を高める必要なしに、接続境界部の不連続性を軽減できる。

(b) ビームプロファイルとパタン歪



(a) 間隔, (b) 重ね, (c) ずれ, (d) 照射量の差異






図9. 接合部におけるパタンの不連続性の発生


整形された複数ビームの電流密度分布は、




(a + b → c)



重ね合せ部 (a: 0, b: 20°, c: 40°, d: 60°)



(a) 不連続性軽減法の概念



(b) ずれによる不連続性軽減例

図10. 接合境界部における不連続性の軽減法


様ではなく、図6に示したようにその縁の部分において、傾斜を有する。また、レジスト内に入った電子は、レジストの分子と衝突し、広がり、所謂ボケ 효과で現れる。このため、複数個のパタンが重なり合ったり、隣接している場合は場合、これらが相互に干渉し合って、最終的にはパタン形状が描画すべき形状から異常にずれるという現象が現れる。図11にこの現象のシミュレーション結果を示した。これらは近接効果と呼ばれる。露光に先立つて、パタン各部における照射量(ドース)あるいは、露光パタンの形状を最終形状が描画すべきパタンに近くするよう変更して露光するなどの方策が必要となる。

前述したように、露光速度を高めるには、照射電流増加させることが有利であるが、空間電荷効果によるボケが生ずる。露光工れてパタンの縁の鋭さは高く保ち、描画の高速化を図るため、図12に示すように、パタン外縁部では、ビーム電流が小さくするように幅の狭い矩形状のビームで描画し、その内部は、できるだけ大きな形状のビームで露光する方法が考えられている。


パタンデータは、近接効果などの補正を行なった後、電子ビーム露光装置の走査領域あるいは制限域に分割され、さらにビーム形状に合うように分割される。これらの幾何学的処理も、数の障壁との戦いとなる。

(C) その他の条件

電子ビーム描画による像は、照射された電荷の潜像であり、これを現像したものとマスクして行はれると、エッキング、スペッタリング、ドーピングなどによる形状が最終的に得たものである。電子ビームの描画に与えられるレジスト上の像は、照射電子ビームの形状のみではなく、電子とレジスト分子の衝突、材料表面で反射された電子等にも影響を受ける。最終的に得られる形状は、これに加え、現像の条件、エッキングの条件、スペッタリングの条件、ドーピングの条件などによって左右される。したがって、パタン描画時にこれらの影響も考慮しておくことが望まれく、これらがプロセスの解明と、そのシミュレーション手法の開発などの研究が盛んに行はれれている。



(a) 鳥瞰図表示



(b) 等高線表示

図11. 近接効果、重複露光のシミュレーション結果




図12. 可変整形ビームによる露光の方式

3-3. パタン・データとその処理

LSIやVLSIのパタン・データの設計には、様々なCADシステムが使用されている。従来からの光学的パタン・ジェネレータが現在でも使用されていることから、これを包含する形態とせざつている。通常は、矩形、台形、円などの基本图形の組合せとれて手を加えている。光学的パタン・ジェネレータでは、パタンの重ねりも許されており、パタン・データには、図7に示したように多くの重ねり部分が含まれている。電子ビーム描画法で、このまま露光したまでは、種々の障害が惹起される。また、同じパタン・データでも使用するレジストの特性などにより、たとえば、白黒反転など種々の変更が必要となる。ミラー変換や回転、サイズ変更、ある場合にはインケーミリ変換なども必要となる。以上のようす変換のため種々の方法が試みられてはいるが、まだ決定的ほどの用開発されていない。

電子ビーム描画法において多層露光は、パタン形状の再現性を著しく損なうことに伴うため、まず最初に二層を除去するこれが不可欠である。従来の点走査型の場合には、ビットマップ上に重ね書きし、それをラスター方式で読み出し、露光してゆく方法など採用されている。しかし、この方法は、可変面積方式の露光法への適用は困難である。また、VLSIなどのように、その規模が大きくなつくるにつれて、ビットマップの容量が膨大となるのみでなく、必要とされるデータ転送速度など、全く否定的ほどのとする。そこで、図13に概念図とし示されているように、パタン・データの基本图形間で演算を行はし、輪郭線データとしから、種々の処理を行はう方法が試みられている。輪郭線データに変換することにより、リサイズなどの処理も容易となるが、100万の程度の基本图形間で、集合演算を実行し、輪郭線データを得るには、容易ではない。この数の障壁を克服してゆくためには、グラフィックスの面からも、本質的かつ高度な工夫が必要となる。

輪郭線処理に際し、单纯に2つの多角形の組を適当的に調べると、その計算量は、多角形の数Nに対し、 N^2 の程度となり、Nが100万の程度になると、現実的には速度で行はうことは不可能となる。千歩する可能性のあるパタンのソーティング、輪郭線データへの変換、2次記憶上のデータ転送なども含め、細部に至る




図13. パタン・データ処理の概念

までを考慮した検討が必要となる。

輪郭線化したパターンデータの白黒反転やミラー変換などは、比較的単純である。すなへて、輪郭線を辿る向きを逆転せるとか、各頂点の座標値をミラー線の座標値から差引いた値とするなどの操作で行える。スケーリングは、座標値を全体的に伸縮する処理であり、素子寸法等の変更などに必要とされるリサイズは、輪郭線を基準に垂直な方向へ一定距離移動せることにより実現される。また、回転は、回転の座標変換を行なうことであるが、通常の場合 90° まではのみの回転が行なうことができる、X, Y 座標の交換や符号の交換の操作となる。また、最終的に描画する場合に、試料移動台位置や偏向器 D/A 変換器へは、整数値のデータを供給するこことに伴うため、スケーリングやリサイズなどは、丸めによる誤差も入ってくるので注意を要する。

以上のように原理が完了した後には、電子ビーム露光装置で描画するためには、電子の走査領域および副領域に対応させたパターンの分割(フィールド分割)、矩形あるいは台形への分割、さらにには、可変面積型の露光装置でも生成できる矩形ホールパターンへの分割などが行なわれる、露光装置へ供給される。装置のスループットを最大限に發揮するには、パターンの縁の分解能を損なわずに、可能な限り面積の大きなビーム形状へ、分割するこことが望ましい。ただし、一般的な方法ではなく、ドリフト率のアルゴリズムの開発が切望されている。

4. 結論

以上、本報告においては、VLSI タイプの回路パターンを電子ビーム露光装置を用いて描画する場合における、アライメントの要素を含んでいるものと考えられる課題について、思いつく手本に紹介した。これらは、設計プロセスから、描画、各種プロセス手順含めた総合的な見地から取組むことが必要であるが、当面の課題は、大量の图形データを如何にして高速に処理するかである。ハードウェア化も考慮し、効率のよい処理手法の開発が切望されている。
なお、レイアウト設計やパターン・データ等各社が独自に開発しているようである。パターン・データとしては、従来からの光学的パターン・ジェネレータが普及していることから、いくつかの系列へとまとまりつつある。しかし、これらは、電子ビーム描画法をあまり意識していない時代のものであり、将来に亘ってこれが良いとは考えられない。VLSI 工程のパターン・データは、今後技術上極めて重要な資源となることを考えられ、標準化することも真剣に検討すべき時期であるように思われる。

参考文献

- (1). 齋藤康夫編、超 LSI 工技術、オーム社、1981
- (2). 佐藤英一、相馬嵩、出澤正徳、電子ビーム投射方法、特願 50-127833
- (3). E.Goto, T.Soma and M.Idesawa, Design of Variable Aperture Projection and Scanning System for Electron Beam, J.Vac.Sci.Technol., Vol.15, No.3, 883 (1978)
- (4). E.Goto et al, In-lens Deflection System with Non-equal Sectorized Type Electro Static Deflectors, J.Vac.Sci.Technol., Second Series, Vol.1, No.4, 1289 (1983)
- (5). 上田和宏、VLSI プリント基板のレイアウト設計における CAD, 情報処理, Vol.25, No.10, 1078 (1984)
- (6). 織田明、小澤時典、レイアウト設計検証 CAD ハンドブック、情報処理、Vol.25, No.10, 1106 (1984)
- (7). M.Idesawa, T.Soma and E.Goto, Discontinuity Reduction Method in Pattern Connection, J.Vac.Sci.Technol. Vol.19, No. 4, 983 (1981)