## 境界エッジアンチエイリアシング回路

比留川 香平 青谷 知幸 地 戸恒 雄 いけん

本稿は境界エッジアンチエイリアシングハードウェアについて述べる.背景色バッファ,ポリゴン エッジバッファ,そして輝度変更器をハードウェアで実装することで,シングルパスでのポリゴンエッ ジアンチエイリアシングを可能とした.ポリゴンアウトラインに沿ってエッジバッファに direction, slope, fraction そしてポリゴン ID を記録し複数のポリゴンエッジが 1 つのピクセルグリッドを通り エッジが衝突する場合を解決した.今回の実装ではハードウェアコストは 9byte/pixel となり,レン ダリング性能を落とすことなくアンチエイリアシングしたピクセルを毎秒 12 億ピクセルの描画速度 で出力する.

## Boundary Edge Antialiasing Circuit

Kohei Hirukawa,† Tomoyuki Aotani<sup>††</sup> and Tsuneo Ikedo<sup>†,††</sup>

This paper describes the hardware algorithm of boundary edge antialiasing. Our scheme achieves polygon edge antialiasing with a single pass rendering, comprising front and background color buffers, polygon edge buffer and intensity modulator. The edge buffer stores direction, slope, fraction and polygon identifier along polygon outlines in order to solve aliasing at the edges where multiple outlines are contacted or passed through a pixel grid. PEB hardware cost is 9 bytes per pixel. The performance does not change corresponding to the existence of antialiasing process and produces an antialiased pixel at the rate of 1.2 billions per second.

1. はじめに

コンピュータ・グラフィクスの描画はアプリケーショ ン,ジオメトリ,ラスタライズの3つのプロセスに分 けられる<sup>1)</sup>.このうちラスタライズは,単純かつ高速 処理が要求されるため一般にハードウェア化されて いる.

ジオメトリでは多角形の頂点データを座標変換し, ラスタライズではその内部を1画素毎に内挿補間(サ ンプリング)する.この1画素1サンプルの結果エイ リアシングが生じる.エイリアシングを和らげる技術 であるアンチエイリアシング(以下 AA)には大きく 分けて全画面 AA とエッジ AA があり, ラスタ化段 階での処理が必要でリアルタイム性を得るにはハード ウェア化が必須となる.

全画面 AA はアキュムレーションバッファ<sup>2)</sup> などマ ルチパスレンダリングを用いるものがある.これはジ オメトリ演算を複数回行う必要があり計算コストが高

† 法政大学工学研究科

Dept. of Engineering, Hosei University †† 法政大学情報科学部

Dept. Information Sciences, Hosei University

い.またスーパーサンプリング<sup>3)</sup>はコストパフォーマンスに問題があり,特に高解像度の表示システムでのハードウェア化は現実的でない.これらの手法は,サンプリングレートを増すことでエイリアシングを緩和する,ポイントサンプリングによるアプローチである.

一方, エッジ AA の手法は画素に占めるポリゴンの 面積比を基本とするエリアサンプリングであり, 既存 のハードウェアで行うにはデプスソート, 2 パスレン ダリングが必要である.

エッジ AA ハードウェアとして, A-buffer<sup>4)</sup> を改善 した提案<sup>5)~8)</sup> があるが, A-buffer は描画画像の複雑 度によって要求されるメモリ容量が異なるため, ハー ドウェア化には適していない.

以上のことをふまえ, AA ハードウェアとしてエッジ AA を下記の理由で選択した.

- 全画面 AA はコストの面から現実的でない.
- テクスチャをマッピングする場合は適宜フィルタ リングを行うため,ポリゴン内部ではエイリアシ ングが際だって目立つことはない.
- オブジェクト境界部にエイリアシングであるジャ ギーおよびポッピング<sup>9)</sup>が見られるが、ポリゴ ン内部では上述の理由から目立たないため、オブ



ジェクト境界部のジャギーおよびポッピングが際 だつ.

本稿で提案する手法は,Zバッファを用いたポリゴン ベースのアーキテクチャへの実装を前提としている. 既存のハードウェアの多くではマルチパスレンダリ ングを必要とする機能を,我々のアーキテクチャでは シングルパスで実現可能としたことを特徴とする<sup>10)</sup>. よって,AA についても同様にシングルパスによる手 法を確立する.また,AA 機能の有無によるレンダリ ング速度の低下を生じさせないため,ハードウェアの パス上でボトルネックとなりうる複雑な算術計算は避 けメモリテーブルと判定回路を基本に構成した.

以降では,まず,レンダリングハードウェアの概要 を,次に AA ハードウェアの詳細とそのソフトウェア シミュレーション結果を述べる.最後に考察と比較を 行い結論とする.

2. レンダリングハードウェア

図1に示すのがAAハードウェアを含めたレンダリ ングハードウェアの全体ブロック図である.本レンダ リングハードウェアは毎秒12億ピクセルの描画速度 (動作周波数300MHz)である.

2.1 座標変換前処理

ジオメトリにおいては,描画するシーンの視点情報 に基づくオブジェクト座標系における頂点データのス クリーン座標系への変換や,クリッピングを行い,頂 点データをポリゴン単位でレンダリングハードウェア へ転送する.

2.2 アウトライン補間回路

ジオメトリステージから受け取った1ポリゴンの頂 点データのうち, y 軸の最小値を始点に,最大値を終 点にして, DDA(直線補間回路)が左側および右側を 並列に同期を取りつつ,ポリゴンのアウトラインを補 間する.2頂点のxの差分絶対値とyの差分絶対値の 大きいほうを長軸と呼び,一方を短軸と呼ぶ.短軸お よび Z など全てのパラメータの 2 頂点間の差分値を 長軸で除算し,各パラメータ毎の傾き(以下 slope)を 求める.始点を初期値として補間を開始し,クロック サイクル毎に,長軸には1を加算,短軸など他の各パ ラメータには対応する slope を加算する. 短軸小数部 を fraction とする. 短軸座標値は, fraction の逐次加 算に伴うオーバーフローをもって ±1 する. 左 DDA と, 右 DDA による補間とで, 両 DDA が終点に辿り ついた時点で,アウトライン補間回路での1ポリゴン の処理を終了する.アウトライン補間時,左右2つの DDA から出力される各 y 座標値で,もっとも外側と なる左右の2点をスパン補間回路へ送る.スパン補間 回路はこの2点を始終点として各水平ラインを補間 する.

2.3 スパン補間回路

アウトライン補間回路から得られた座標点を元に DDA を用いて水平方向の補間を行う.補間された値 は,各種シェーディングプロセッサに出力される.ア ウトライン補間回路およびスパン補間回路での処理を 図2に図示する.

2.4 各種シェーディングプロセッサ

図1に示すようにスパン補間回路より補間された 座標点,多角形法線,光入射角および視点角などのパ ラメータは,画素毎にバンプ,ソフトシャドウなどの シェーディングプロセッサへ渡される.それぞれのプ ロセッサでは並列に計算が実行され,最終的にピクセ ル1点毎の色として合成した後,ピクセルキャッシュ



図 2 アウトラインとスパンインタポレータでの処理



図 3 direction によるエッジパターンの判別.左右 DDA(L|R), X 軸進行方向 (+|-),長軸 (X|Y) から判別.

に記録される.ピクセルキャッシュは,64 ピクセル分 を1 ブロックとして一括して画像メモリに出力し,Z バッファと比較,可視点をイメージバッファに記録す る.以上のようにピクセルキャッシュはレンダリング 速度を保証するために実装される.

2.5 ビデオコンポジット回路

全ポリゴンの描画を終了したイメージバッファをモ ニター (最終出力) へ転送する際, γ 補正など必要と なる処理を加える.

以上のアーキテクチャを前提に AA ハードウェアの 詳細を述べる.

3. AA ハードウェア

エッジ AA は, アウトライン補間回路, スパン補間 回路, ビデオコンポジット回路で構成する.エッジが通 るピクセルグリッド内でのポリゴンが占める面積を記

| 表 1 PEB およびバッファ内容 |             |    |           |
|-------------------|-------------|----|-----------|
| 内容                | ビット数        | 組数 | 説明        |
| エッジフラグ            | 1           | 1  | エッジであるか否か |
| 頂点フラグ             | 1           | 1  | 頂点であるか否か  |
| direction         | 3           | 2  | DDA 進行方向  |
| slope             | 3           | 2  | 1bit 符号付き |
| fraction          | 3           | 2  | 短軸 小数絶対値  |
| ポリゴン ID           | 12          | 1  | オブジェクト識別用 |
| 背景色バッファ           | 8           | 2  | エッジ背景用    |
| 第 2 Z バッファ        | 24          | 1  | エッジ背景用    |
| 合計容量              | 9byte/pixel |    |           |



録するため、イメージバッファと同解像度の Polygon Edge Buffer(以下 PEB) を定義し,ここに必要なエッ ジデータを記録・更新する.表1にPEBに記録する データおよび追加バッファを示す. PEB のほかに追 加するバッファは背景色バッファx2 と第 2Z バッファ である.表において direction は,エッジが Parallel DDA の左右どちらであるか,X軸における進行方向 の正負,および長軸が X であるか Y であるかの合わ せて3つの情報を用いて,図3の8パターンに区別し た 3bit で定義した値である.面積計算には,これと前 節で述べた短軸の fraction と slope を用いる.同一ピ クセルに対する複数エッジの描画時のため, direction, fraction, slope は 1 ピクセルにつき最大 2 組まで保 持させる.以降の記述の簡略のため, fraction, slope, direction を1組のエッジデータと定義,2組のデー タをそれぞれ, AD0, AD1 と定義する. AD0 は最新 のエッジデータ, AD1 は AD0 からシフトされた古い エッジデータとする.

AA 処理は、アウトライン補間回路およびスパン補 間回路のデータを元にした PEB の更新と,ビデオコ ンポジット回路による PEB を元にしたイメージバッ ファのピクセル補正の2つのプロセスに分けられる.

基本的には図 4 のように, AD0(direction, slope, fraction) から面積をもとめ, ポリゴン内部の色と, 背 景色として direction で位置を定める外側の色とを合 成し補正する.

3.1 アウトライン補間回路による PEB の更新
アウトライン補間時,1 画素毎の DDA 出力から,

該当する座標の PEB を必要に応じて更新する. 複数のポリゴン描画において同一画素を複数のエッ ジが通るとき,2エッジデータの場合と3エッジデータ

の場合を, direction から図 5 のようにSAME, DUAL, SMDL, CROSS に領域判別し処理する.2 エッジデー タによる領域判別が起こるのは, PEB 更新時に, PEB に AD0 だけを記録している場合である.3 エッジデー



図 5 複数エッジの種別.上段:2 エッジデータの場合,下段:3 エッジデータの場合

タによる領域判別が起こるのは, PEB に AD0,AD1 を記録している場合である.

また,2エッジデータによる領域判別はイメージバッファ補正時にも用いる.

PEB 更新アルゴリズムは,この判別結果と,DDA 出力 Z 値と Z バッファの比較結果に依る.なお,視 点より遠いほど Z 値は大きな値とする.以降,'Z 値 小'を,その時点での DDA により補間された z 値が, Z バッファの該当する座標の値より小さい(視点に近 い)とし,'Z 値大'を,その時点での DDA により補 間された Z 値が Z バッファの該当する座標の値より 大きい(遠方)とする.

以下,アウトライン補間時のPEB更新アルゴリズ ムの詳細を示す。

- エッジフラグが有効か、Z値小のとき: PEB 更新を検討 する.PEBの該当する座標点に記録しているエッジ データの数から以下に示す場合分けをする.
- 0 の場合: DDA 出力エッジデータを AD0 に記録.
- 1 の場合: 2 エッジデータの領域判別から以下に示す場合分 けをする.
- SAME: DDA 出力による面積が小さく,かつ,Z 値大の 場合は不可視と判定し更新しない.DDA 出力エッジと ピクセルグリッドで分割されたポリゴン内部面積が残り の面積より大きく,かつ,Z 値小の場合は DDA 出力に よるポリゴンのみ可視と判定し AD0 に DDA 出力に ッジデータを上書き.AD0 とピクセルグリッド間の面積 と DDA 出力による面積が等しい場合,Z 値小ならば, AD0 を DDA 出力エッジデータで上書き.他の全ての 場合は可視とし,AD0 を AD1 にシフトして DDA 出 カエッジデータを AD0 に記録.
- **DUAL:** ともに可視と判定し AD0 を AD1 にシフトして, DDA のエッジデータを AD0 に記録.
- **CROSS:** Z 値小ならば, AD0 に DDA のエッジデータを 上書き.Z 値大の場合,更新無し.
- 2 の場合: 3 エッジデータの領域判別から以下に示す場合分 けをする.
- SAME: 面積の大きい2データを残す.DDA 出力による 面積が AD0, AD1 によるどちらかの面積より大きけれ ば, AD0 を AD1 にシフトし, DDA 出力エッジデー タを AD0 に記録.
- DUAL: AD0, AD1 のうち, 面積の大きいほう(以下, 主 面積という)を残し, (AD0>AD1 なら AD0 を AD1

にシフトして) DDA 出力エッジデータを AD0 に記録. **SAME\_DUAL:** DDA 出力と同じ direction の AD のうち, 主面積のエッジデータを残す.

CROSS: Z 値小ならば, AD1 をクリアして AD0 にエッ ジデータを上書き (DDA のエッジデータのみ記録).

3.2 スパン補間回路による PEB の更新

該当ピクセル座標点にエッジフラグがなく,かつ, Z値小である場合,PEBをクリアする.機構上,ス パン補間回路とアウトライン補間回路が同一pixel座 標点を更新することはない.

3.3 ビデオコンポジット回路での補正

イメージバッファのデータを並列からを直列に変換 する.複数エッジを記録している,外側の点もエッジ であるなどの条件により補正方法は異なる.我々はシ ミュレーションにより,視覚的に最善と判断した補正 方法を定めた.以下,各場合毎の補正方法について 示す.

- エッジデータがない場合: そのままイメージバッファのピ クセルを出力する.
- 1 エッジデータがある場合: 外側の点を背景色とし,面積 比配分する.ただし,外側がエッジである場合,そのピ クセルグリッドに対応する点の第1背景色バッファを 背景色とする.
- 2 エッジデータがある場合: 2 エッジデータの領域判別から以下に示す場合わけをする。
- SAME: イメージバッファの輝度と AD0 による面積の乗 算結果,第1背景色バッファの輝度と AD0 と AD1 に よる面積の差分値の乗算結果,および外側の点のイメー ジバッファの輝度と1から主面積を引いた値の乗算結 果を加算して補正値とする.外側がエッジである場合, 上述の,外側の点のイメージバッファの輝度と1から 主面積を引いた値の乗算を,第2背景色バッファの輝 度と1から主面積を引いた値の乗算とする。
- **DUAL:** AD0 と AD1 による面積の合計値から以下に示す 場合分けをする.
- 1 未満の場合: イメージバッファのピクセルの輝度と AD0 による面積の乗算結果,第1背景色バッファのピクセ ルの輝度と AD1 による面積の乗算結果,第2背景色 バッファのピクセルの輝度と1から AD0 と AD1 によ る面積の合計値を引いた値のの乗算結果を加算して補 正値とする.
- 1 より大きい場合: イメージバッファのピクセルの輝度と AD0 と AD1 による面積の合計値から 1 を引いた値の 乗算結果, AD0 が示す外側の点のイメージバッファの ピクセルの輝度と AD0 による面積の乗算結果と, AD1 が示す外側の点のイメージバッファのピクセルの輝度と AD1 による面積の乗算結果を加算して補正値とする. AD0(AD1)の外側の点がエッジである場合は,第1背 景色バッファの輝度を用いる.
- 1 の場合: ポリゴンの ID を, AD0 が示す外側の点, AD1 が示す外側の点の ID と比較し以下に示す場合分けを する.
- 全て等しい場合: イメージバッファのピクセルの輝度と AD0 による面積の乗算結果,第1背景色イメージバッ ファのピクセルの輝度と AD1 による面積の乗算結果を 加算して補正値とする.
- あるいは AD0 が異なる場合: イメージバッファのピクセ



図 6 背景バッファがない場合,外側点がエッジであるときに適正な 背景色を得られず補正を誤る,右: 誤補正のサンプル出力画 像 (AA 無と AA 有)

ルの輝度と AD0 による面積の乗算結果, AD0 の外側 の点のイメージバッファのピクセルの輝度と AD0 によ る面積の乗算結果を加算して補正値とする.

- あるいは AD1 が異なる場合: 第1 背景色イメージバッ ファのピクセルの輝度と AD1 による面積の乗算結果, AD1 の外側の点のイメージバッファの輝度と AD0 に よる面積の乗算結果を加算して補正値とする.
- CROSS: イメージバッファの輝度と AD0 による面積の乗 算結果,第1背景色バッファの輝度と AD1 による面積 の乗算結果を加算して補正値とする.
  - **3.4** 問題点と解決法

シミュレーションの際の問題点と我々がとった解決 法を述べる.

- 頂点: 頂点には2本以上の複数のエッジが入り込ん でくる.頂点フラグを立て,周辺ピクセル輝度と の平均をとることとした。
- 1 ピクセル未満の大きさのオブジェクト: 頂点と同 じ扱いとなる.
- 1 ピクセル未満の幅を持つオブジェクト: 前節に示 したように PEB に 2 エッジデータを保持する ことで解決した.
- 背景誤補正: 図6に示す外側がエッジである場合の 誤った補正は,8bitx2パッファを用いて背景色 を保持することで解決した.また,適正な背景色 を記録するため2つのZバッファを用意した.

4. シミュレーション結果および考察

前節までに述べた内容を Java でシミュレーション した.オブジェクトには ViewPoint 社等の DXF デー タを使用した.結果得られた画像を図 7,8 に示す. なお誌面では鮮明に結果を写せないことをふまえ, http://www.parims.org/(R&D project)にも映像 を記載した.エッジについて 2x2 スーパーサンプリン グ以上の成果を出せていることが視認できる.

ハードウェアによる全画面 AA はポイントサンプリ ングであるため,ポリゴンエッジのピクセルグリッド に対する角度によって AA にバラつきが生じる.しか し本方式はエリアサンプリングであるため,バラつき はない. 他のエッジ AA ハードウェアは 64MByte の外付 DRAM を要するもの<sup>6)</sup> など,単ーチップを想定しな い方式があるが,本方式では単ーチップへの実装を想 定している.1000x1000 の解像度で 9Mbyte である が,この程度のサイズであれば数年内に実装可能であ ると考えられる.

また,オブジェクトを構成するポリゴンが辺を共有 する場合の処理は,例えばフラットシェーディングに おいて,辺を共有するポリゴンの面法線の角度差およ び光源位置によってはAAが必要な場合がある.本方 式では背景色バッファを用いたことで角度差などを考 慮せずに適正にAAできる.しかし,背景色バッファ が8bitであるため誤差が生じる.イメージバッファ と同解像度であれば理想的な処理を行えるが,ハード ウェアコスト上8bitとした.

5. おわりに

本稿ではエッジ AA ハードウェアについて報告し た.ハードウェアでのポリゴン描画時に得られるデー タを記録し利用することで,レンダリング性能を落と すことなくアンチエイリアシングしたピクセルを出力 する.エッジ AA を用いれば全画面 AA より低コス トかつ効果的にエイリアシングを和らげることが可能 であると考えられる.今後の課題としては,ビット数 の精度検証,FPGA への実装・シミュレーションなど が挙げられる.

## 参考文献

- Moller, T. and Haines, E.: Real-Time Rendering, A K Peters (1999).
- 2) Haeberli, P. E. and Akeley, K.: The Accumulation Buffer: Hardware Support for High-Quality Rendering, *Computer Graphics (Proc.* of ACM SIGGRAPH 90), Vol. 24, No. 4, pp. 309–318 (1990). ISBN 0-201-50933-4.
- Mammen, A.: Transparency and Antialiasing Algorithms Implemented with the Virtual Pixel Maps Technique, *IEEE Computer Graphics & Applications*, Vol. 9, No. 4, pp. 43–55 (1989).
- 4) Carpenter, L.: The A-buffer, an Antialiased Hidden Surface Method, *Computer Graphics* (*Proc. of ACM SIGGRAPH 84*), Vol. 18, No. 3, pp. 103–108 (1984).
- Lee, J.-A. and Kim, L.-S.: SPARP: a single pass antialiased rasterization processor, *Computers & Graphics*, Vol. 24, No. 2, pp. 233–243 (2000). ISSN 0097-8493.
- 6) Jouppi, N. P. and Chang, C.-F.: Z3: an eco-



図 7 複雑なオブジェクトのサンプル画像 . 上: AA 無し , 下: AA 有り

nomical hardware technique for high-quality antialiasing and transparency, 1999 SIG-GRAPH / Eurographics Workshop on Graphics Hardware, pp. 85–93 (1999).

- 7) Winner, S., Kelley, M., Pease, B., Rivard, B. and Yen, A.: Hardware Accelerated Rendering of Antialiasing Using a Modified A-Buffer Algorithm, *Proc. of ACM SIGGRAPH* 97, Computer Graphics Proc., Annual Conference Series, Los Angeles, California, ACM SIG-GRAPH / Addison Wesley, pp.307–316 (1997).
- 8) Schilling, A. and Straßer, W.: EXACT: Algorithm and Hardware Architecture for an Improved A-buffer, *Proceedings of ACM SIG-GRAPH 93*, Computer Graphics Proceedings, Annual Conference Series, Anaheim, California, pp. 85–92 (1993). ISBN 0-201-58889-7.
- 9) Catmull, E.: A hidden-surface algorithm with anti-aliasing, *Computer Graphics (Proc. of SIGGRAPH 78)*, Vol.12, No.3, pp.6–11 (1978).
- 10) Ikedo, T. and Ma, J.: The Truga001: A Scalable Rendering Processor, *IEEE Computer Graphics & Applications*, Vol. 18, No. 2, pp. 59– 79 (1998).









図 8 スーパーサンプリングとの比較画像.上: AA 無し, 中上: スーパーサンプリング(2x2),中下: スーパーサンプリング (4x4)下: 我々の方法