

# デジタル電話交換用マルチプロセッサシステムの 構成方式について

田崎 信, 吉田吉憲 (日本電気)

## 1. はじめに

局用電子交換機は、PBXと同程度の小規模局から、数万ライン以上を処理する大規模局までをカバーする必要があり、特に、人口の集中した大都市部の電話トラヒックの増大等に対応するためには、電子交換機の制銜を行なうプロセッサの処理能力の向上が必要となる。このためには、シングルプロセッサの処理能力の増大、又は複数台のプロセッサにより制銜を行なうマルチプロセッサ化の二つのアプローチが存在する。電話交換機という面から見ると、最適コスト性能比を保ちつつ小規模局から大規模局まで段階的にカバーできること、障害発生時の波及度を極く小さくできること等の理由により後者のマルチプロセッサ化によるアプローチが適している。

このように背景の下に開発を行なったデジタル時分割電子交換機NEA X 61マルチプロセッサシステムの設計方針、構成、方式上の特徴について述べる。特に、シングルプロセッサのハードウェア/ソフトウェアの継承性を保ちながら、シングルプロセッサからマルチプロセッサシステムへの移行を容易に行なった点が本システムの大きな特徴といえる。

## 2. 設計目標

NEA X 61マルチプロセッサシステムは、局規模に応じて必要台数のプロセッサを使用する分散処理方式の採用により、局用電話交換システムの適用領域の拡大を目的としている。本マルチプロセッサシステムの主な設計目

標を以下に示す。

- (1) 負荷分散及び機能分散マルチプロセッサ方式による大容量交換制銜系の実現。
- (2) 大容量交換システムの高信頼性、高稼働性の実現。
- (3) 中小容量交換機から大容量交換機制銜システムのハードウェア/ソフトウェアの継承性の実現。(シングルプロセッサシステム⇒マルチプロセッサシステム)
- (4) 集中保守・管理による効率の良いソフトウェアデバッグ、システム保守の実現。

上記のについては、システムの保守/運転管理処理を実行するBMPプロセッサ(BMP)と、呼処理を実行する複数台のユーザプロセッサ(CP)とにより実現している。(2)については、各構成要素の完全な重複。更にプロセッサの同期化=重運転により実現している。(3)については、シングルプロセッサ時のソフトウェアモジュール及びハードウェアモジュールの共通使用、アダプタの追加によるマルチプロセッサ化のアプローチを取ることにより実現している。又、(4)については、シングルプロセッサに使用しているコンソールパネルを共用すると共にマルチプロセッサ固有の機能を追加したマスターコンソールにより実現している。

### 3. マルチプロセッサ方式

#### 3.1 機能分散と負荷分散

図1に示す様にNEAX 61マルチプロセッサシステムに於てはOMP及びCPによる機能分散、CP間の負荷分散の併用方式を採用している。

機能分散				
負荷分散				OMP
CP1	CP2	...	CPn	
呼処理 (障害処理)	呼処理 (障害処理)	...	呼処理 (障害処理)	保守 運用 障害処理 入出力機器 制御

図1. 機能分散と負荷分散

機能分散と負荷分散の併用方式を採用した大きな理由は、シングルプロセッサシステムのソフトウェアの機能モジュールの有効利用が図れることである。保守、運用の機能モジュールは、他の機能モジュールとは完全に独立であるために、容易に機能分散が実現できる。負荷分散については、呼処理プロセッサとネットワーク制御装置とが1対1に対応している対応分担方式を採用することにより、シングルプロセッサのソフトウェアの基本論理をほぼそのまま、有効利用できるのだから、比較的単純な構成にて、ビルディングブロック方式に於て広範囲の容量の局に適用が可能となる。小規模なマルチプロセッサシステムにおいては、OMPの機能とCPの機能を合わせ持つ縮

減形構成(OMP)とすることにより、ハードウェア上のオーバヘッドを小さくすることができよう。

図1には中央制御装置(CC)周の分散処理(横方向)について示すが、更にもう一つの方向として同一CP内の分散処理がある。これまではCCにて行なっていた呼処理の機能の一部を、データチャネル(DCM)及び更にネットワーク側の装置に分担させるものであるが、ここでは図1に示す分散処理を中心に述べる。

#### 3.2 プロセッサ間通信方式

OMPとCP又はCP間の通信方式としては以下の3つの方式が考えられる。

- (1) バス方式(チャネル結合)
- (2) 共通メモリ方式
- (3) バス及び共通メモリの併用方式

(1)、(2)の様に単一方式採用時には、プロセッサ数の増加に伴ってそれぞれバス能率又は共通メモリ能率がネックとなり可能性が十分に考えられる。又、交換処理上必要なプロセッサ間通信属性を考えると、共通データ参照の様に共通メモリ上にデータが必要な場合と、タスク結合の様に機能モジュール間インターフェースの様にバス結合が適している。以上の理由からNEAX 61マルチプロセッサシステムとしては、(3)のバス(チャネル結合)方式と共通メモリの併用方式を採用することにした。

### 4. システム構成

前項にて示したマルチプロセッサ方式を実現するNEAX 61マルチプロセッサシステムのシステム構成を図2に、本システムに使用している各装置の略号を表1に示す。




図2. マルチプロセッサシステム構成図

図2の斜線部はシングルプロセッサシステムであり、基本的にはこれにプロセッサコミュニケーションチャンネル (PCH) 及びマルチプロセッサアダプタ (MPAM) を追加することによりマルチプロセッサシステムを構成することができ、NEAX61 マルチプロセッサシステムの主な特徴を以下に示す。

- (1) O&Mプロセッサ (OMP), コールプロセッサ (CP), サービスプロセッサを含めて最大3台までのマルチプロセッサ構成とした。
- (2) OMPとCPに互換分散及びCP間の負荷分散処理方式の採用。
- (3) チャンネル結合方式 (システムバス), メモリ結合方式 (交通メモリ) を併用してプロセッサ間通信方式。

装置	項目	諸元
交通メモ (CM)	容量	2M <sup>W</sup>
	メモリアクセス時間	1.2 $\mu$ S
ワークメモ (LM)	容量	2M <sup>W</sup>
	メモリアクセス時間	9.50 $\mu$ S/ワ
プロセッサ (CC)	ワード構成	16ビット
	マシンサイクル	150 $\mu$ S
	命令実行時間	D- $\mu$ : 0.75~1.05 $\mu$ S (L) S $\mu$ T: 0.90~1.20 $\mu$ S (ST)
	接続チャンネル数	48 (MAX)
	接続プロセッサ数	328 (MAX)
データバス (DCH)	転送スピード	DMC: 95KB/S DMA: 2.2MB/S
	接続I/O数	256/DCH
プロセッサ チャンネル (PCH)	転送スピード	1.1MB/S (バースト転送)
	最大バス長	150m

表1. システム諸元

内完全二重化構成及び二重化同期運転方式(プロセッサ, ローカルメモリ, 共通メモリ, データチャンネル)による高信頼性, 高稼働性。

内通話路系(SP系)は1つの制御系(CP系)に接続されている対応組合方式。

### 5. プロセッサ間インターフェース

VEAX 61 マルチプロセッサシステムのプロセッサ間インターフェースは、図3にその概念図を示す様に機能に応じて以下の3種類の手段を用い合はる。

- 1) システムバス
- 2) 共通メモリ
- 3) マスターコントロール




図3. プロセッサ間インターフェース

マルチプロセッサ化により生じたプロセッサ間インターフェースの各れについて、機能, 構成, 接続方式, その他特徴的な事柄を以下に示す。

### 5.1 システムバス (SB)

の機能

マルチプロセッサシステムにおけるシステムバスの主な機能を以下に示す

#### ○ IPL 機能

システムの立ち上げ時に IPL プログラム (OSK) は OMP から各 CP へシステムバスを經由して転送後、起動をかける。

#### ○ データ転送

処理の際に発出側プロセッサと接続先のプロセッサ間のソフトウェア機能モジュール間の情報の引き継ぎ手段として用いられる。

#### ○ プロセッサ制御

システム立ち上げ時に後述のマスターコントロールのルートに障害がある場合、OMP からシステムバスを介して対応するプロセッサの ACT/SBY チェンジ等の制御が可能である。

### (2) バス構成

システムバスは同様に示す様に、バスコントローラ (BC) 間を接続する上位バス (UB) とプロセッサチャンネル (PCH) 間を接続する下位バス (LB) とから成る。接続されるプロセッサ数が4名 (2ペア) 以下の時は下位バスのみで構成可能である。

上位バス, 下位バス共に二重化構成をとり、アフト側をメインバス, スタンドバイ側をサブと呼ぶ。通常はメインバスを用いてデータ転送を行なう、障害等の発生時にはサブバスにメインに切替える。

上位バスの監視, 制御はバスマスターコントローラ (BMC) により, 下位バスの監視, 制御はバスコントローラ (BC) により行なわれる。BMC は OMP のデータチャンネルに接続され, BC は BMC を介して, 及び OMP に




図4. システムバスの接続形態

より制御される。尚、上位バス（UB）及び下位バス（LB）の最大接続長は50mであり、UB-LB-UBは最大接続長は150mとなる。

## ②接続形態

図4にシステムバスと中央制御装置（CC）及びPCHの接続の一例を示す。本図の接続は、CC同期モード時にはアクト側PCHがメインバスに、CC非同期モード時にはアクト側PCHがメインバスに、スタンバイ側PCHがサブバスにそれぞれ接続されるプロセッサモード依存型である。もう1つの接続形態としては、PCHに存在するルートF/F ECCが制御することにより接続ルートを形成するルートF/F型接続があるが前者を使う場合が多い。PCHとCCはく、リフワであり、接続インターフェースはデータチャンネル（DCH）と同一であり、シングルシステムからマルチプロセッサシステムへの移行が容易である。

## ④データ転送

データ転送に先立ち、システムバスの起動はOMPからBMCに対しバスのメイン/サブを設定後ポーリングスタート信号を出すことにより行われる。データ転送は、送信側CCがメインメモリ上に転送ワード数、転送先プロセッサアドレス、転送先アドレス等を設定してPCHを起動することにより行われる。バスへの要求、データ転送制御はPCHにより行われる。LBが複数個存在する時、LB内のデータ転送は同時に行なうことができる。データ転送中のエラー及び障害はBMC、BC、PCHにて検出され、CCに報告する。

## ⑤交換メモリ（CM）

### ①機能

マルチプロセッサシステムにおける交換メモリの機能を以下に示す。

#### ・交換データの格納

システムとして1つあればよいデータ、1つに複数の処理が被選と

たデータ格納している。プロセッサ間の排他制御を行うためにCMにはT&S機能を備えている。

・CPへのプログラムロード時のバツア

用時及びプログラム破壊時のプログラムロードは、OMPに接続される磁気テープ装置からOMPのLMを介してCMへロードされ、各CPがプログラムを引き取り。

・OMPからの指示メッセージ格納

CPを上げ時及びSB障害時に、OMPから各CPへの指示内容をCMに書く。

(2)構成

図5に示す様にCC-CM間バスの延長上に位置する交通メモリ用アダプタ(CMAP)を介して、交通メモリインタフェース(CMIM)、交通メモリ制御(CMC)、CMに接続される。CMIMは最大4プロセッサバ、CMCは最大8CMIMと接続される。CMIMとプロセッサ間は1対1接続であり、最大距離50m迄の接




図5. CM構成

続が可能である。

CMIM, CMC等に優先回路を有し、優先度は回転方式を採用している。即ち、ラストアクセスのプロセッサの優先度が最も高いことになり、各プロセッサからのアクセス受け付けを均等化している。

(3)接続形態

本マルチプロセッサシステムは正常動作時にはCC, CM等に同期化同期運転を基本としている。しかし、CC又はCMの障害時には、部分的には非同期運転を行うことになりシステムとしての運転形態には種々の組合せが存在する。全ての組合せに対してシステムが矛盾なく動作するため、CMに対してはCCとは独立にACT/SBY, 同期(SYNC)/非同期(ASYC), リカバリ(RM)/通常(NM)の各モードを設ける。CCからCMへの通常アクセス時には表2に示す様に基本的には、ACT同転が接続される論理接続である。

No	名称	基本接続ルート	CC側		CM側	
			CC	CMAP	CM	CMAP
I	完全同期	●-●-●-●-●-●	SYNC	SYNC	ASYC	NM
II	CM同期	○-○-●-○-○-○	ASYC	"	"	"
III	CP同期1	●-○-○-○-○-○	SYNC	ASYC	"	"
IV	完全非同期1	○-○-○-○-○-○	ASYC	ASYC	"	"
V	CP同期2 (CM同期)	●-○-○-○-○-○	SYNC	"	"	RM
VI	完全非同期2 (CM同期)	○-○-○-○-○-○	ASYC	"	"	RM

◎ : ACT系装置      ● : 同期運転装置  
 ○ : SBY系装置

表2. CM接続形態

CMのモード設定、エラー情報読取りは制御命令(CM E命令)により行なうが、この場合は物理的接続であり0/1系CM E指定できる。

4) アクセス法

OMPからCMに對して、制御命令を使用してモードの設定を行なう。CMのアドレスは図6に示す様にLMのアドレスの延長上にあるため、通常の命令によりLM同様にストア/ロードが可能である。CM E S Y N Cモードにする前にメモリ内容を一致させる必要があるが、OMPよりCM E R MにしてACT側CMの内容をSBY側CMへコピーする。本モードにおいては、ACT側CMへの書込み内容がSBY側へ自動的にコピーされるため、他のCPからの書込み動作により両系CMの内容が不一致となることを防いでいる。

このようにCMに對してもシングルプロセッサにビルディングブロック的にCMAPを追加することにより容易にマルチプロセッサへの移行が可能である。




図6. CMアドレス

5.3 マスターコントロール

1) 機能

ソフト/ハードデバッグ及び監視

システム運用に用いるマスターコントロール(MCSL)の機能を以下に示す。

・シングルシステムコントロール機能

シングルシステムに使用しているコントロールを埋め込み、CP番号選択ボタンにより任意のCPのコントロールとして使用できる。

・マルチプロセッサ用機能

全プロセッサ制御、部分プロセッサ制御(0/1系, ACT/SBY), マルチトラップストップ等である。マルチトラップストップとは、1台又は複数台のプロセッサにアドレスストップを設定し、その条件を満した時に全プロセッサを停止する機能であり、ソフトウェアのデバッグ時に大きい効果をもたらしている。

・ソフト制御機能

マスターコントロールから手動にて行なえる操作は全てOMPのソフト制御が可能である。更に同ルートを使用して、OMPが各CPの異常監視及び各CPへの判定を行なうことができる。本機能はシステム立ち上げ時及び障害からの再開時に、OMPが各CPを制御する手段として用いる。

(2) 構成

図6に示す様に、MCSLからの指示は、マルチプロセッサコントローラ(MPC)を通して各CPのコントロールアダプタ(CSAP)へ送られ、更にCSAPからCCへはシングルシステムのCC-コントロール用インターフェースにより送られる。MPC, CSAPには8ビットのプロセッサを使用することにより、各種指示はコマンド化されてシリアル転送される。(最大長: 50m) 又、OMPからのソフト制御による指示及び監視は、OMPのDCHを経てMPCの制御により同ルートを通じて実行される。更に、各CPの運転モード、アラーム等は保守装置制御部(MEC)を通して




図6. マスターコンソール

マスタシステム表示コンソール(MS DC)上に表示される。

以上示した様に、MCSLはシングルプロセッサのコンソールを使用すると共に、CC-コンソールインターフェースを使用して、ハード上及びマンマシンインターフェース上もシングルシステムのものに継承しつつ、マルチプロセッサシステムへの移行ができる。

### 6. 障害処理

交換機は24時間運転が基本であり、高稼働性を保つために図8に示す様に、完全二重化構成をとっている。更に、CC-LM-CMについては障害時の検出能力を上げるために二重化同期運転方式を採用している。このため、いつれかの装置に障害が発生しても、残りの装置を継続することができ、

障害発生から復旧までの基本手順を以下に示す。

### 障害検出 (CP 及び OMP)

↓  
障害箇所の自動切離し ( " )

↓  
障害箇所の自動診断 ( " )

↓  
障害復旧 (人手)

↓  
復旧装置のシステム組込

(人手 & OMP)

障害時のシステム再処理手順は細分化され、OMPが障害の種類、程度により決定する。システムバスの様にコールドスタンバイの場合は、メイン/サブ切替えを定期的に行なうことにより障害の潜在化を防止している。

### 7. 性能

処理能力はシステムバス使用率、CM使用率に依存するが、プロセッサ数が15名程度ではそれぞれの使用率も高くなるため、図7に示す様に、処理能力はプロセッサ数にほぼ比例する。

(KBMS)




図7. 処理能力

### 8. おわりに

以上、シングルプロセッサからの移行が容易なデジタル電話交換機マルチプロセッサシステムの構成方式の概要について示した。本システムはアルゼンチンテンテンテム網の大容量交換機(プロセッサ台数6~11名)に導入され現在稼働している。

最後に、今回のシステム開発に協力頂いた関係各位に感謝致します。