

ATM 高速通信ボードの構成と評価

丸山 充

NTT ソフトウェア研究所

オンボード上で多重の TCP/IP セッションを高速に処理可能な ATM 通信ボードのプロトタイプを開発した。本稿では当プロトタイプボードのハードウェアアーキテクチャの紹介、および処理性能の評価結果を示す。ヘッダ／コンテンツ分離型プロトコルデータユニット管理方式、Virtual Circuit 対応 on-the-fly チェックサム算出機構の提案技術とウィンドウスケーリング、バイブライン再スケジューリング、チェイン型 DMA の各技術を採用した当プロトタイプボードのデータ転送性能は、ボード対向時に 133.4Mbps を達成した。

Design and Evaluation of ATM High-speed Communication Board

Mitsuru MARUYAMA
NTT Software Laboratories

Using TCP/IP for the high-layer protocol and ATM for the low-layer protocol, the author has developed a prototype communications board that shifts the most of the protocol processing overhead to hardware. This paper proposes two new solutions: "PDU management using header contents parallel processing" and "on-the-fly checksum calculation for ATM virtual circuits". Using these techniques, single-connection TCP/IP protocol processing performance of 133.4 Mbps was achieved.

1 はじめに

近年、ネットワークの高速化と転送される情報のマルチメディア化により、各ノードの通信処理部には高速なプロトコル処理性能が要求されている。またマルチメディアサーバでは、動画／音声などの実時間メディアを複数のクライアント端末に同時にサービスする事が要求されるため、高速性とともにプロトコルの多重処理性能も重要な要素となっている。

Internet 上で、広く使われている TCP/IP プロトコル (Transmission Control Protocol / Internet Protocol) を通信処理部で高速に処理するためには、(1) メモリ管理の高速化およびメモリコピー量の削減、(2) TCP チェックサム算出のオーバヘッドの削減、(3) プロセス切替えのオーバヘッドの削減を行なわなければいけないことが、明らかになっている [1, 2, 3, 4]。本問題を解決し、FDDI (Fiber Distributed Data Interface) を下位レイヤに用い TCP/IP のスループットの向上を図った例が、複数報告されている [1, 5]。

このたび、我々は下位レイヤに ATM (Asynchronous Transfer Mode) を適用し、オンボード上で多重の TCP/IP セッションを高速に処理可能な ATM 通信ボードのプロトタイプを開発した。本稿では、高速プロトコル処理のためのハードウェア新技術として新たに

開発した、ヘッダ／コンテンツ分離型プロトコルデータユニット管理方式、VC (Virtual Circuit) 対応 on-the-fly チェックサム算出回路を提案する。またこれらの新規技術とウィンドウスケーリング、バイブルайн再スケジューリング、チェイン型 DMA の各技術を採用したプロトタイプボードを開発し、そのデータ転送性能を測定することで、提案技術の有効性を検証する。

2 ATM 高速通信ボード

プロトタイプボードの構成を図 1 に、仕様を表 1 に示す。図 1 に示すようにプロトタイプボードは、汎用の CPU ボードである CPU 部に新規ハードウェア要素である NIC 部が接続された構成をとる。プロトタイプボード上では、図 2 に示すプロトコル群をオンボードで処理を行なう。IP パケットを ATM ネットワーク上で転送する方式は各種存在するが、本プロトタイプボードでは現時点での相互接続性に優れている RFC1483 [6] 準拠の Classical IP 方式を採用した。また信号方式は、PVC (Permanent Virtual Circuit) を実装している。ATM レイヤ部分に関しては、汎用 SAR (Segmentation and Reassembly) LSI および TC (Transmission Convergence) LSI で処理を行




図 1 ATM 高速通信ボードの構成

表 1 ATM 高速通信ボードの仕様


CPU部機能	仕様
CPU性能	64 SPECint92
メモリ	8-MB RAM
I/O	Ethernet
OS	汎用 Real-time OS
コントロールバス	VME

NIC部機能	仕様
ATMコントローラ	汎用 AAL-5 SAR LSI
ATM-TCインターフェース	UTOPIA 準拠
TCコントローラ	汎用 TC LSI
物理インターフェース	SONET/SDH
送信バッファメモリ	156 Mbps, 1ch
受信バッファメモリ	8-MB DRAM
データバス	8-MB DRAM
送受信チェックサム	1 の補数加算
ボードサイズ	VME64

なう。また他ボードとのインターフェースは、物理的にはVMEバスを用い、論理的にはUNIX OSのソケットインターフェースを採用している。TCP/IPプロトコルは、様々な方法でインプリメンテーションがされているが、本稿では、4.3BSD[7]を基本にし、一部4.4BSD-Lite[8]の拡張を行なっている。

2.1 ATM高速通信ボードの送信動作

送信時のデータの流れは、図1の上部に示すものである。本ボードは、外部のホストボードからのコマ



SNAP: sub network access protocol

LLC: logical link control

AAL: ATM adaptation layer

TC: transmission convergence

PHY: physical layer

図 2 プロトコルの階層構造

ンドをCPU部のコントロールバスを介して、受け取る事で動作を開始する。また動作の結果ステータスは、レスポンスとしてホストボードにコントロールバスを介して伝えられる。コマンド/レスポンスの送受にはホストボードとプロトタイプボードの両方がアクセス可能な共有メモリを使用する。本システムでは、CPU部のメインメモリをVMEバス側からもアクセス可能な構成にして、共有メモリとして用いる。

データ送信時には、ホストボードから送信指示コ

マンドが発行される。送信指示コマンドのパラメータには、宛先 IP アドレス、TCP ポート番号に加えて、送信データを格納している VME バス上のアドレスも含まれる。プロトタイプボードでは、CPU 部でこの情報を解釈し、該当の VME アドレスから送信データを NIC 部の送信コントローラメモリに DMA 転送する。同時に、転送と同じサイクルで同一データを送信チェックサム算出回路に転送し、データ全てのチェックサム算出が行なわれる。また CPU 部では、IP アドレス、TCP ポート番号などの情報を元に、TCP, IP, SNAP, LLC のヘッダ処理を行ない、NIC 部でハードウェア算出されたチェックサム値にヘッダ部チェックサム値を補正した後、このデータを送信ヘッダメモリに書き込む。その後 SAR に転送起動を行なうと、SAR は送信ヘッダメモリと送信コントローラメモリ内のデータを連結して転送を行なう。SAR では該当のデータを AAL-5 の形式とみなしてセルに分解し、TC でフレーミング処理後、回線に送出する。

2.2 ATM 高速通信ボードの受信動作

データ受信時には、SAR が自局宛てのセルを受信するごとに、AAL-5 のフォーマットに組み立てて転送を行なう。この時に SAR は、ヘッダ部を受信ヘッダメモリに、コントローラ部を受信コントローラメモリに分離しながらデータ転送を行なう。また SAR が各バッファに書き込むサイクルに同期して、受信チェックサム算出回路もバス上のデータをモニタし、VC ごとのチェックサム値を算出する。受信ヘッダメモリにデータが転送されると同時に、CPU 部によるヘッダ解析がはじまり、ヘッダが正常なことの確認、どのポート宛てのデータかの判別処理が行なわれる。受信データが全て受信コントローラメモリに格納された後に、該当する VC の受信チェックサムの算出結果を読みだし、受信ヘッダ部の中の値と検証後、NIC 部の VME64 バスを介して外部のメモリボードに DMA 転送を行なう。

3 プロトコル処理の高速化技術

本節ではプロトコル処理の高速化の技術として、ヘッダ／コントローラ分離型プロトコルデータユニット管理方式、VC 対応 on-the-fly チェックサム算出機構の新規技術を提案し、ウィンドウスケーリング、バイオペーパー再スケジューリング、チェイン型 DMA の従来提案技術についても述べる。

3.1 ヘッダ／コントローラ分離型プロトコルデータユニット管理方式

通常 TCP のメモリ管理には、mbuf というリスト構造のデータを用いる。mbuf データ構造は、可変長のデータバッファを割り当てる際には、リストのチェインに接続するだけで済むために便利であるが、プロトコル内のデータの分割、結合の際には、

データを改めてコピーしなおす必要があるために、バッファの割り当て管理、開放に時間がかかる問題点がある。また通常のワークステーションなどでは、プロトコル処理によるメモリ転送が頻繁におきる。データ送信時には、ユーザの連続したメモリ空間からカーネルの空間のチェインした mbuf データ構造に CPU がバイト単位のコピーを行なう、逆にデータ受信時には、カーネル空間からユーザ空間へデータのバイト単位のコピーを CPU が行なうために時間がかかってしまう [5]。

我々のプロトタイプボードでは、これらの問題を避けるために、送受信に用いるバッファは、ヘッダ部およびコントローラ部にハード的に分離している。ヘッダ部は SAR と MPU 部からの同時アクセスが可能であり、コントローラ部は SAR と VME バスからのアクセスが可能な構成である。このように、ヘッダ部とコントローラ部のアクセスバスを完全に分離することにより、CPU と DMA のメモリアクセス競合を避けることができる。また、コントローラ部は図 3 に示すように、一定サイズのページに分割されており、それぞれのページはオフセットアドレスと有効長で管理する。送受信に用いられるバッファは、図 3 に示すように 1 つのヘッダ部を示すポインタと複数のコントローラ部のページを示すポインタの組から構成されるクラスタで管理される。この構成のクラスタをあらかじめ複数用意しておき、メモリアロケートの場合には、これをサイクリックに割り当てて使用する。またメモリ解放の場合は、クラスタ単位でのメモリ解放を行なうことで、mbuf のメモリ管理のような複雑な操作を不必要にしている。

またデータ転送時には、上記クラスタ単位の転送パターンで、VME- 送受バッファ間、SAR- 送受バッファ間の DMA 起動を行なうことで、CPU によるコピー操作を削減している。

3.2 VC 対応 on-the-fly チェックサム算出機構

TCP チェックサムは、16bit 単位に 1 の補数加算を行なうもので、通常は、ヘッダ部とコントローラ部を含む全データを CPU がすべて読み出して計算するためオーバヘッドになる。

on-the-fly チェックサム算出は、TCP のチェックサム算出をデータ転送中に行ない、オーバヘッドを削減する手法である。FDDI や Ethernet のように 1 フレーム単位で受信を行なうものであれば、そのフレーム全体をメモリに転送するサイクルと同時にチェックサムを算出することが可能であった。しかし ATM の場合には、細かいセル単位で受信される上に、異なる VC に属するセルがランダムに到着する可能性があり、該当のセルのデータ転送が、どの TCP セッションに属するものかを判別しなければいけない問題点がある。




図3 ヘッダ/コンテンツ分離型プロトコルデータユニット管理方式




図4 VC 対応 on-the-fly チェックサム算出機構

図4に示すVC対応on-the-flyチェックサム算出機構では、SARからメモリに転送するときのアドレスが、VCごとに異なるように設定しておく。実際のDMAデータ転送中には、転送するアドレスを比較することにより、どのVCに属するデータを転送しているかを判別する。VCが決定すると、VCごとに持つ計算値レジスタから途中計算値をロードし、データ転送サイクルで1の補数加算を行ない、転送終了後にその加算結果値を計算レジスタにストアする。これにより、複数のVCに属するセルをランダムに受信する場合でも、それぞれのセッションごとのチェックサム値を算出することが可能になる。

なお送信時には、VMEバスから送信データバッファ内のページ単位で転送が行なわれるために、従来と同様にDMAサイクル中に該当のチェックサムを算出している。

3.3 その他の高速化技術

ここでは、従来提案しているプロトコル処理の高速化技術の中で、本プロトタイプボードで採用しているものを示す[1, 9]。具体的には、単体性能の向上のためにウィンドウスケーリングを多重性能の向上のために、パイプライン再スケジューリングおよび

チエイン型DMAをそれぞれ示す。

(1) ウィンドウスケーリング

従来、TCPのウィンドウサイズは16bitであったために、連続して64KBまでしか送出することができなかった。今回は、1対向時のデータ転送の高速化を図るためにRFC1323[10]準拠のウィンドウスケーリングの機構を実装することで、広いウィンドウサイズの転送が可能になった。

(2) パイプライン再スケジューリング

多重処理性能の向上のためには効率良いパイプライン制御が必須である。送信パイプラインを乱す影響として、ACKなどの非同期な受信動作があげられる。

ACKパケットなど非同期に受信されるパケットは、割り込みによりOSに通知し、受信処理の起動を行なってしまう。TCPではACK受信により、相手端末の正常な受信を確認し、送信メモリの開放処理が行なわれる。ACK受信が非同期に起きると、その度にカーネル内でコンテキストスイッチが起き、送信処理が中断されるために送信パイプラインの動作を乱してしまう。このため、ACKおよびそれに基づく処理をパイプライン動作上問題がないところまで遅延させることで、効率のよい送信パイプライン制御が可能となる。

(3) チエイン型DMA

効率良いパイプライン動作のためには、オーバヘッドの少ないDMA起動が必要となる。本プロトタイプボードでは、SAR、バッファメモリ間およびVME、バッファメモリ間の2つのDMAが存在する。それぞれのDMAは、コントローラに与えるコマンド群をメモリ上にチエインする事ができ、DMAコントローラは、そのコマンドをメモリ上から自律的に

表 2 評価に用いたパケットのオーバヘッド

オーバヘッド要因	実効転送レート
回線速度 SONET/OC-3C	155.520 Mbps
SONET のオーバヘッド	149.760 Mbps
セルヘッダのオーバヘッド	
48/53	135.632 Mbps
パケット化オーバヘッド	
8192/8256 *1	134.581 Mbps

*1: LLC/SNAP, IP, TCP 各ヘッダ 8, 20, 20 バイト, ベイロード 8192 バイト, AAL-5 トレイラ 8 バイト, セル分割フラグメント 8 バイトで 8256 バイト (172 セル分) として計算




図 5 試験環境

獲得して、対象となるメモリ領域に対する DMA 動作を連続して行なうようになっている。この機能により、DMA 起動に基づくオーバヘッドを削減することが可能となる。

4 評価

本章では、プロトタイプボードの転送性能の評価を 1 対向送受信および多重送受信性能に分けて示す。

4.1 評価環境

本ボードの評価で扱っている TCP パケットのベイロードは、8192 バイトとした。この条件では、表 2 に示すように各オーバヘッドを取り除くと、限界転送レートは 134.581Mbps になる。表で明らかなように、一番オーバヘッドになっている部分が、セルヘッダのオーバヘッドである。

試験環境は、図 5 に示すように、本プロトタイプボードを 2 枚 ATM Switch を介して接続を行ないメモリ - メモリ間で TCP による通信性能の測定を 1 対向および多重セッションで行なった。スループットの測定は、プロトタイプボード単体の転送性能を評価するために、単体でデータの送受が可能なベンチマークプログラムをプロトタイプボード上に作成し、転送時間はプロトタイプボード上のタイマを用いて計測した。また、測定中は ATM アナライザを接続して、総計セル数と時間を計測して、検証を行なった。




図 6 1 対向送受信性能

4.2 1 対向送受信性能

図 6 が、本プロトタイプボードの 1 対向送受信性能である。横軸が、ウィンドウサイズ、縦軸がスループットを示している。グラフにより明らかのように最高スループットは、ウィンドウサイズが 256KB の時で、133.4Mbps であり、限界転送レートの 99% を達成していることが分かる。これにより、プロトコル処理性能の高速化の各機構は十分目的を達していることがいえる。

またウィンドウサイズが 48KB 以上では、ほぼ最高スループットと同じ値を示していることが分かり、あまりウィンドウスケーリングの効果は発揮されていない事も明らかになった。

4.3 多重送受信性能

図 7 が、ウィンドウサイズごとの多重処理性能を示したものである。横軸に多重数、縦軸がスループットを示している。縦軸のスループットは、各セッションのスループットを加算したものを示している。

この結果、ウィンドウサイズが 16KB の時は多重時のピーク値 k が 131.2Mbps に達し、ウィンドウサイズ 16KB の場合には、60 多重時でも 1% 程度しか性能が下がらないことが分かる。ウィンドウサイズ 24KB では 60 多重時に 4.3% まで性能が下がり、ウィンドウサイズ 48KB では、50 多重時に 6.4% まで性能が下がる。またウィンドウサイズ 256KB では、15 多重を限界にデータが取れなかった。ウィンドウサイズを増やして、多重処理を行なった時に性能が低下する原因是、送受コンテンツメモリのページ数が不足してしまい、それ以上の要求があると、バッファ解放待ちになってしまふ事による。またウィンドウサイズを 8KB に落すと最大スループットが 10.6Mbps




図 7 多重送受信性能

程度までしか出ない。

以上のことから、適切なウィンドウサイズにおいて多重動作を行なう限りでは、ほぼ理想どおりのパイプライン制御ができていることが明らかになった。

5まとめ

高速性と多重性を兼ね備えた、ATM通信ボードの処理技術を提案した。これらの技術を採用したプロトタイプボードの転送スループットを測定し、新技術の有効性を検証した。得られた主要な結果は以下のとおりである。

- 提案した技術の採用により、TCP/IPプロトコル処理性能は、ウィンドウサイズが256KBの時で、133.4Mbpsであり、限界性能の99%を達成している。
- 多重性能はウィンドウサイズ16-24KB時に60多重時に1-4.3%しか減少しない。
- 多重動作時のウィンドウサイズの拡大は、バッファメモリ不足を招き、逆にスループットを下げる原因になってしまう。

今後、本プロトタイプボードをマルチメディアサーバに組み込み、システム化を図るとともに、RTP (real-time transport protocol)などの新規プロトコルの実装、評価を行なうためのテストベッドとして使用していく予定である。

謝辞 本研究の機会を与えていただいた、NTTヒューマンインターフェース研究所 メディア応用システム研究部の中野博隆部長ならびに西村一敏グループリーダーに感謝します。また本研究を最後まで支援してくださいました、NTTソフトウェア研究所 広域コンピューティング研究部の後藤滋樹部長ならびに高橋直久グループリーダーに感謝いたします。

参考文献

- [1] 丸山、中野、西村: “多密度の向上を目指したプロトコル処理技術の提案と評価”, 信学技報, IN93-113, pp.45-52, 1994.
- [2] D. D. Clark, V. Jacobson, J. Romkey, and H. Salwen: “An Analysis of TCP Processing Overhead”, IEEE Communication Magazine, June, pp. 23-29, 1988.
- [3] C. Papadopoulos and G. M. Parulkar: “Experimental Evaluation of SUNOS IPC and TCP/IP Protocol Implementation”, IEEE /ACM Transactions on Networking, Vol. 1, No. 2, pp. 199-216, 1993.
- [4] P. Druschel, M. B. Abbott, M. A. Pagels, and L. L. Peterson: “Network Subsystem Design”, IEEE Network Magazine, Vol. 7, No. 4, pp. 8-17, 1993.
- [5] C. Dalton, G. Watson, D. Banks, C. Calamvokis, A. Edwards, and J. Lumley: “Afterburner: A network-independent card provides architectural support for high-performance protocols”, IEEE Network Magazine, Vol. 7, No. 4, pp. 36-43, 1993.
- [6] J. Heinanen: “Multiprotocol Encapsulation over ATM Adaptation Layer 5”, IETF RFC-1483, 07/20/1993.
- [7] S. J. Leffler et al.: “The Design and Implementation of the 4.3BSD UNIX Operating System”, ISBN 0-201-06196-1, Addison-Wesley, 1989.
- [8] Gary R. Wright and W. Richard Stevens: “TCP /IP Illustrated, Volume2: The Implementation”, ISBN 0-201-63354-X, Addison-Wesley, 1995.
- [9] M. Maruyama, H. Sakamoto, Y. Ishibashi, and K. Nishimura: “High-speed hardware architecture for high-definition videotex system”, Journal of Electronic Imaging , Vol. 1, No. 4, pp. 349-357, 1992.
- [10] D. Borman, R. Braden, V. Jacobson: “TCP Extensions for High Performance”, IETF RFC-1323, 05/13/1992.