Redefis： 動的再構成可能プロセッサを対象とした自動 ASIP 生成 ～動的再構成可能プロセッサ Vulcan2、および、その開発ツール ISAcc

• Item type: SIG Technical Reports(1)
• 公開日: 2007-01-23
• タイトル: Redefis： 動的再構成可能プロセッサを対象とした自動 ASIP 生成 ～動的再構成可能プロセッサ Vulcan2、および、その開発ツール ISAcc
• タイトル / 言語: en
• タイトル: Redefis: Automatic Generation of Dynamic Reconfigurable ASIPs - The Dynamic Reconfigurable Processor Vulcan2 and Its Development Tool ISAcc
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 福岡知的クラスター研究所
• 著者所属: 福岡知的クラスター研究所
• 著者所属: 福岡知的クラスター研究所
• 著者所属: 九州システム情報技術研究所
• 著者所属: 九州大学
• 著者所属: 九州大学
• 著者所属: 九州大学
• 著者所属(英): en
• 著者所属(英): Fukuoka Laboratory for Emerging and Enabling Technology of SoC
• 著者所属(英): en
• 著者所属(英): Fukuoka Laboratory for Emerging and Enabling Technology of SoC
• 著者所属(英): en
• 著者所属(英): Fukuoka Laboratory for Emerging and Enabling Technology of SoC
• 著者所属(英): en
• 著者所属(英): Institute of Systems and Information Technologies / KYUSHU
• 著者所属(英): en
• 著者所属(英): Kyushu University
• 著者所属(英): en
• 著者所属(英): Kyushu University
• 著者所属(英): en
• 著者所属(英): Kyushu University
• 著者名: 神戸, 隆行; Lovic, Gauthier; Victor, Goulart; Antoine, Trouve; 平木, 哲夫; 山﨑陽介; 村上, 和彰
• 著者名(英): Takayuki, KANDO; Lovic, Gauthier; Victor, Goulart; Antoine, Trouve; Tetsuo, HIRAKI; Yosuke, YAMAZAKI; Kazuaki, MURAKAMI
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: Redefis は SoC の計算エンジンとなる動的再構成可能な ASIP（アプリケーション特化命令セット・プロセッサ）を動的再構成可能プロセッサを用いて実現するプラットフォームである。Redefis は Redefis プロセッサとソフトウェア開発ツールである Redefis ツールから成る。Redefis プロセッサは実行時再構成可能な LUT ベースの演算装置を備え、それをカスタム命令を介して利用できる。Redefis ツールは Redefis プロセッサでアプリケーションに特化したカスタム命令を実現するための演算装置の構成情報とそのカスタム命令を用いるオブジェクトコードの両方を汎用の高級言語（ここではC言語）で記述されたアプリケーションのソースコードから生成する。以前開発した試作 Redefis プロセッサ Vulcan とそのた開発ツールとして Redefis ツール・チェインの経験を踏まえて新たな試作プロセッサとして Vulcan2 を開発しつつあり、また、Redefis ツールを C コンパイラの枠組みに統合して新たに ISAcc コンパイラ開発した。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Redefis is a design platform for designing dynamically reconfigurable ASIPs (Application Specific Instruction Set Processors), which are going to be used as engines in future SoCs. The platform consists of the Redefis processor and its SW development toolset. The Redefis processor contains a LUT-based reconfigurable module capable to be reconfigured on-the-fly via custom instructions. The Redefis toolset analyzes the target application (written in high level C language) and generates specialized Custom Instructions which are referenced in the final compiled object code of the application. An early prototype of the Redefis processor, called "Vulcan" with its relative tool-chain have been developed. Based on the know-how obtained, a new prototype, "Vulcan2", and a restructured development toolset, called ISAcc, which integrates the previous Redefis design tool-chain into C compiler framework.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA12149313
• 書誌情報: 情報処理学会研究報告組込みシステム（EMB）; 巻 2007, 号 4(2007-EMB-003), p. 97-102, 発行日 2007-01-23
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会