WEKO3
アイテム
HW/SWコデザインにおける共有アドレス空間を介した統一的なモジュール間インタフェースの実現法
https://ipsj.ixsq.nii.ac.jp/records/33912
https://ipsj.ixsq.nii.ac.jp/records/33912d34a4be5-c3b7-4d89-960d-44f6f4c6cfc5
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2007 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2007-03-16 | |||||||
タイトル | ||||||||
タイトル | HW/SWコデザインにおける共有アドレス空間を介した統一的なモジュール間インタフェースの実現法 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | A Hardware Design Method Using Semi-Programmable Reconfigurable Processor | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
九州工業大学工学部 | ||||||||
著者所属 | ||||||||
九州工業大学工学部 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering, Kyushu Institute of Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering, Kyushu Institute of Technology | ||||||||
著者名 |
山脇, 彰
× 山脇, 彰
|
|||||||
著者名(英) |
Akira, YAMAWAKI
× Akira, YAMAWAKI
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | システムレベルデザインにおける抽象的なモジュール間インタフェースは,HW/SWコデザインシステムによって,HWでは専用の入出力制御回路に変換される.ただし,メモリアクセスパタンや必要なデータ量が異なる処理ごとに最適な入出力制御回路を生成することは難しいさらに,メモリレイテンシの隠蔽に対する取り組みはコデザインシステムではあまり考慮されていないそこで、コデザインシステムのハードウェアモジュールとしてセミプログラマブル再構成可能プロセッサ(SPRCP)の導入を提案する.SPRCPはメモリアクセス用簡易プロセッサ(LSU)と,ハードウェア構成部(EXU)がレジスタを挟んだ構成を持つ.EXUにとってデータ入出力は単なるレジスタ読み書きであり,柔軟なメモリアクセスはLSUがメモリアクセスプログラムを実行することによって提供される.LSUとEXUは並列に動作するため,処理とメモリアクセスをオーバラップできる.本稿を通して,メモリアクセスを隠蔽できる統一的なSW-HW間,HW-HW間インタフェースを,SPRCPが提供し得ることを示す. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | On a HW/SW co-design system, generating HW-HW and SW-SW interfaces is important to provide fair performance and hardware size. However, it is difficult to provide each process a specific interface circuit. Also, memory access latency becomes larger relative to the execution time reduced. This paper proposes introducing Semi-Programmable ReConfigurable Processor (SPRCP) to a HW/SW co-design system as a frame work of the hardware module. The SPRCP consists of a load/store unit and a hardware unit. The farmer is a tiny processor for memory access and the latter is a reconfigurable hardware unit. The register file is lies between them and provides the hardware unit an easy systematic interface. Instead of hardware unit, the load/store unit performs the flexible memory access and overlaps the memory accesses and hardware execution to hide memory access latency. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA12149313 | |||||||
書誌情報 |
情報処理学会研究報告組込みシステム(EMB) 巻 2007, 号 27(2007-EMB-004), p. 71-76, 発行日 2007-03-16 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |